资源简介
基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟
代码片段和文件信息
相关资源
- 《计算机原理与设计:Verilog HDL版》-李
- 数字钟Multisim仿真
- 基于Multisim的数字电路课程设计 数字
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- quartus 7.0 多功能数字钟
- Master SPI的Verilog源代码（包括文档 测
- Proteus 仿真 数字钟
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比，幅值和步进可调的DDS输出，
- 32位进位选择加法器
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存（Cache）的Verilog代码
- 基于VHDL的多功能数字钟
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
- 用Verilog写的等效采样程序
- verilog-XL操作手册
- verilog 交通灯
评论
共有 条评论