资源简介
此设计是数字时钟,包括ise工程,有闹钟,时钟,秒表,倒计时等功能,应用于CPU设计之中。希望下载代码的不是XUPT的,更不要是107的。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “F:/FPGA ise/project/clk project/keydebounce/debounce.v“;
static unsigned int ng1[] = {0U 0U};
static void Always_31_0(char *t0)
{
char t4[8];
char *t1;
char *t2;
char *t3;
char *t5;
char *t6;
unsigned int t7;
unsigned int t8;
unsigned int t9;
unsigned int t10;
unsigned int t11;
char *t12;
char *t13;
unsigned int t14;
unsigned int t15;
unsigned int t16;
unsigned int t17;
unsigned int t18;
char *t19;
char *t20;
LAB0: t1 = (t0 + 3168U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(31 ng0);
t2 = (t0 + 3736);
*((int *)t2) = 1;
t3 = (t0 + 3200);
*((char **)t3) = t2;
*((char **)t1) = &&LAB4;
LAB1: return;
LAB4: xsi_set_current_line(32 ng0);
LAB5: xsi_set_current_line(33 ng0);
t5 = (t0 + 1368U);
t6 = *((char **)t5);
memset(t4 0 8);
t5 = (t6 + 4);
t7 = *((unsigned int *)t5);
t8 = (~(t7));
t9 = *((unsigned int *)t6);
t10 = (t9 & t8);
t11 = (t10 & 1U);
if (t11 != 0)
goto LAB9;
LAB7: if (*((unsigned int *)t5) == 0)
goto LAB6;
LAB8: t12 = (t4 + 4);
*((unsigned int *)t4) = 1;
*((unsigned int *)t12) = 1;
LAB9: t13 = (t4 + 4);
t14 = *((unsigned int *)t13);
t15 = (~(t14));
t16 = *((unsigned int *)t4);
t17 = (t16 & t15);
t18 = (t17 != 0);
if (t18 > 0)
goto LAB10;
LAB11: xsi_set_current_line(40 ng0);
LAB14: xsi_set_current_line(41 ng0);
t2 = (t0 + 1048U);
t3 = *((char **)t2);
t2 = (t0 + 1928);
xsi_vlogvar_wait_assign_value(t2 t3 0 0 4 0LL);
xsi_set_current_line(42 ng0);
t2 = (t0 + 1928);
t3 = (t2 + 56U);
t5 = *((char **)t3);
t6 = (t0 + 2088);
xsi_vlogvar_wait_assign_value(t6 t5
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-02-11 13:29 clk project\
目录 0 2016-11-15 18:25 clk project\acclk\
文件 6 2016-11-15 16:13 clk project\acclk\.lso
文件 6482 2016-11-15 18:25 clk project\acclk\acclk.gise
文件 35371 2016-11-15 16:36 clk project\acclk\acclk.xise
文件 148 2016-11-15 16:30 clk project\acclk\clock_led_stx_beh.prj
文件 3524 2016-11-15 16:14 clk project\acclk\clock_led_summary.html
文件 145 2016-11-15 16:30 clk project\acclk\fasheng_stx_beh.prj
文件 3522 2016-11-15 16:14 clk project\acclk\fasheng_summary.html
文件 56 2016-11-15 16:13 clk project\acclk\fenpin.prj
文件 1313 2016-11-15 16:13 clk project\acclk\fenpin.stx
文件 170 2016-11-15 16:13 clk project\acclk\fenpin.xst
文件 7964 2016-11-15 18:25 clk project\acclk\fenpin_envsettings.html
文件 3615 2016-11-15 18:25 clk project\acclk\fenpin_summary.html
文件 367 2016-11-15 16:35 clk project\acclk\fuse.xmsgs
目录 0 2016-11-15 16:13 clk project\acclk\iseconfig\
文件 8797 2016-11-15 18:25 clk project\acclk\iseconfig\acclk.projectmgr
文件 20482 2016-11-15 18:25 clk project\acclk\iseconfig\top.xreport
目录 0 2016-11-15 16:29 clk project\acclk\isim\
目录 0 2016-11-15 16:29 clk project\acclk\isim\temp\
文件 2637 2016-11-15 16:35 clk project\acclk\isim\temp\clock_led.sdb
文件 3495 2016-11-15 16:35 clk project\acclk\isim\temp\fasheng.sdb
文件 1841 2016-11-15 16:35 clk project\acclk\isim\temp\fenpin.sdb
文件 4644 2016-11-15 16:35 clk project\acclk\isim\temp\glbl.sdb
文件 2413 2016-11-15 16:35 clk project\acclk\isim\temp\top.sdb
文件 504 2016-11-15 16:31 clk project\acclk\top.cmd_log
文件 6 2016-11-15 16:31 clk project\acclk\top.lso
文件 324 2016-11-15 16:31 clk project\acclk\top.prj
文件 4908 2016-11-15 16:31 clk project\acclk\top.syr
文件 1131 2016-11-15 16:31 clk project\acclk\top.xst
文件 404 2016-11-15 16:35 clk project\acclk\top_stx_beh.prj
............此处省略1441个文件信息
- 上一篇:宽带相控阵雷达
- 下一篇:基于fpga的正弦信号发生器verilog代码
相关资源
- 基于fpga的正弦信号发生器verilog代码
- 《The ZYNQ Book》中文版pdf
- 基于Verilog的BPSK
- 直方图均衡化FPGA实现代码
- XILINX FPGA Verilog编程大全 很好的例程
- Xilinx Zynq Ultrascale+ datasheet
- Verilog SOPC高级实验教程 -夏宇闻-带书
- virtex-5原版用户手册+中文用户手册U
- ALINX黑金Zynq7000开发平台AX7010_AX7020配套
- 基于SOC fpga的开发教程
- FPGA控制dac7731
- 基于FPGA的多功能时钟verilog语言.zip
- 赛灵思FPGA-XC6SLX9最小系统资料
- 黑金Sparten6开发板AX309 Verilog教程V3.2
- 基于FPGA的电机控制代码
- FPGA入门学习资料含14个完整工程,b
- 皮秒级TDC设计
- AD9854模块测试代码51,STM32,FPGA,芯片
- DDR3 SDRAM原理和初始化、读写的Verilo
- 简易逻辑分析仪设计报告及原理图
- FPGA之道.pdf 完整版压缩包
- 并行CRC16CRC8哈希碰撞测试的FPGA实现,
- 基于FPGA的数字图像处理原理及应用
- 基于Cadence Allegro的FPGA高速板卡设计
- FPGA数字信号处理与工程应用实践
- 基于FPGA的数字图像处理原理及应用及
- 《勇敢的芯伴你玩转Xilinx FPGA》.pdf
- 基于FPGA的简易示波器、频谱仪
- FPGA设计技巧与案例开发详解 第2版 高
- Xilinx FPGA开发实用教程第2版 —— 田耘
评论
共有 条评论