资源简介
基于FPGA 的数字下变频 cic hb fir滤波器的设计
代码片段和文件信息
%
%THIS IS A WIZARD GENERATED FILE. DO NOT EDIT THIS FILE!
%
%---------------------------------------------------------------------------------------------------------
%This is a filter withfixed coefficients
%This Model Only Support Single Channel Input Data.
%Please input:
%data vector: stimulation(1:n)
%
% This Model Only Support FIR_WIDTH to 51 Bits
%
%FILTER PARAMETER
%Input Data Type: Signed
%Input Data Width: 24
%FIR Width (Full Calculation Width Before Output Width Adjust) : 37
%-----------------------------------------------------------------------------------------------------------
%MegaWizard Scaled Coefficient Values
function output = FIR_Compiler_mlab_mat (stimulation output)
coef_matrix=[0 0 0 0 1 1 -2 -3 4 5 -6 -8 10 12 -14 -17 20 23 -27 -32 37 44 -52 -63 77 96 -127 -180 304 919 919 304 -180 -127 96 77 -63 -52 44 37 -32 -27 23 20 -17 -14 12 10 -8 -6 5 4 -3 -2 1 1 0 0 0 0 ];
INTER_FACTOR = 1;
DECI_FACTOR = 1;
MSB_RM = 0;
MSB_TYPE = 0;
LSB_RM = 0;
LSB_TYPE = 0;
FIR_WIDTH = 37;
OUT_WIDTH = FIR_WIDTH - MSB_RM - LSB_RM ;
DATA_WIDTH = 24;
data_type= 1;
% check size of inputs.
[DXDY] = size(stimulation);
[CXCY] = size(coef_matrix);
if (CX ~= DY * INTER_FACTOR)
fprintf(‘WARNING : coef_matrix size and input data size is not match\n‘);
end
%fill coef_matrix to length of data with the latest coef set
if (CX < DY * INTER_FACTOR)
for i= CX +1:DY * INTER_FACTOR
coef_matrix(i:) = coef_matrix(CX:);
end
end
%check if input is integer
int_sti=round(stimulation);
T = (int_sti ~= stimulation);
if (max(T)~=0)
fprintf(‘WARNING : Integer Input Expected: Rounding Fractional Input to Nearest Integer...\n‘);
end
%Input overflow check
switch data_type
case 1
%set max/min for signed
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 7121 2010-08-23 20:15 ddc\AD_lvds.asm.rpt
文件 37892 2010-08-17 10:30 ddc\AD_lvds.bdf
文件 330 2010-08-18 09:31 ddc\AD_lvds.cdf
文件 26 2010-08-23 20:15 ddc\AD_lvds.done
文件 239 2010-08-18 09:22 ddc\AD_lvds.dpf
文件 591488 2010-08-23 20:15 ddc\AD_lvds.fit.rpt
文件 617 2010-08-23 20:14 ddc\AD_lvds.fit.smsg
文件 619 2010-08-23 20:14 ddc\AD_lvds.fit.summary
文件 9492 2010-08-23 20:15 ddc\AD_lvds.flow.rpt
文件 227 2010-08-23 20:15 ddc\AD_lvds.jdi
文件 4870107 2010-08-23 20:12 ddc\AD_lvds.map.rpt
文件 10086 2010-08-23 20:12 ddc\AD_lvds.map.smsg
文件 475 2010-08-23 20:12 ddc\AD_lvds.map.summary
文件 79249 2010-08-23 20:14 ddc\AD_lvds.pin
文件 2097354 2010-08-18 10:22 ddc\AD_lvds.pof
文件 909 2010-08-09 09:24 ddc\AD_lvds.qpf
文件 9647 2010-08-31 11:04 ddc\AD_lvds.qsf
文件 615 2010-08-31 11:04 ddc\AD_lvds.qws
文件 11616391 2010-08-16 14:53 ddc\AD_lvds.sim.rpt
文件 1090938 2010-08-18 10:22 ddc\AD_lvds.sof
文件 440740 2010-08-23 20:15 ddc\AD_lvds.tan.rpt
文件 5043 2010-08-23 20:15 ddc\AD_lvds.tan.summary
文件 1846617 2010-08-18 10:22 ddc\AD_lvds.ttf
文件 375863 2010-08-16 16:52 ddc\AD_lvds.vwf
文件 2097354 2010-08-18 09:53 ddc\AD_lvds0819.pof
文件 1090982 2010-08-23 20:15 ddc\AD_lvds_time_limited.sof
文件 4338 2009-04-03 13:33 ddc\CMD_decoder_1.v
文件 1977 2010-08-12 14:19 ddc\counter12.bsf
文件 529 2010-08-12 14:19 ddc\counter12.v
文件 3638 2010-08-10 09:44 ddc\db\add_sub_9og.tdf
............此处省略415个文件信息
- 上一篇:nRF52832官方参考PCB电路设计
- 下一篇:GDI绘图软件
相关资源
- FPGA视频特效处理 画中画 缩放 镜像
- 塞林思SDI开发源码FPGA
- 以太网PHY芯片直接使用FPGA驱动的参考
- FPGA原型验证方法学
- zedboard官方教程
- 基于FPGA的电子钟设计
- 多媒体处理FPGA实现-System Generator篇完
- 基于DE2-115通过NIOS ii 控制VGA
- Xilinx FPGA的MultiBoot的实现.rar
- 基于fpga的正弦信号发生器verilog代码
- FPGA设计简易时钟
- 《The ZYNQ Book》中文版pdf
- 基于Verilog的BPSK
- 直方图均衡化FPGA实现代码
- XILINX FPGA Verilog编程大全 很好的例程
- Xilinx Zynq Ultrascale+ datasheet
- Verilog SOPC高级实验教程 -夏宇闻-带书
- virtex-5原版用户手册+中文用户手册U
- ALINX黑金Zynq7000开发平台AX7010_AX7020配套
- 基于SOC fpga的开发教程
- FPGA控制dac7731
- 基于FPGA的多功能时钟verilog语言.zip
- 赛灵思FPGA-XC6SLX9最小系统资料
- 黑金Sparten6开发板AX309 Verilog教程V3.2
- 基于FPGA的电机控制代码
- FPGA入门学习资料含14个完整工程,b
- 皮秒级TDC设计
- AD9854模块测试代码51,STM32,FPGA,芯片
- DDR3 SDRAM原理和初始化、读写的Verilo
- 简易逻辑分析仪设计报告及原理图
评论
共有 条评论