资源简介
使用verilog语言进行编写程序,综合实现数字电子时钟的功能
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-07-01 21:31 clock_seg\
目录 0 2018-07-01 21:31 clock_seg\doc\
文件 39424 2018-06-28 20:52 clock_seg\doc\数字钟设计.doc
文件 28847 2018-07-01 14:19 clock_seg\doc\数字钟设计.pdf
目录 0 2018-07-01 21:31 clock_seg\prj\
文件 818 2018-06-27 19:21 clock_seg\prj\EP4CE10F17C8N.tcl
文件 1289 2018-06-28 20:04 clock_seg\prj\clock_seg.qpf
文件 4847 2018-06-29 15:31 clock_seg\prj\clock_seg.qsf
文件 4886 2018-06-29 16:28 clock_seg\prj\clock_seg.qws
文件 998 2018-06-29 15:32 clock_seg\prj\clock_seg_nativelink_simulation.rpt
目录 0 2018-07-01 21:31 clock_seg\prj\db\
文件 1733 2018-06-29 15:05 clock_seg\prj\db\add_sub_7pc.tdf
文件 1878 2018-06-29 15:05 clock_seg\prj\db\add_sub_8pc.tdf
文件 9759 2018-06-29 15:05 clock_seg\prj\db\alt_u_div_a4f.tdf
文件 2195 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.cdb
文件 1246 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.hdb
文件 5995 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.cdb
文件 1360 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.hdb
文件 933 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.cdb
文件 656 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.hdb
文件 1180 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.cdb
文件 679 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.hdb
文件 1234 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.cdb
文件 609 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.hdb
文件 1142 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.cdb
文件 666 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.hdb
文件 1207 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.cdb
文件 1097 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.hdb
文件 1744 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.cdb
文件 1004 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.hdb
文件 1970 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(4).cnf.cdb
............此处省略121个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-07-01 21:31 clock_seg\
目录 0 2018-07-01 21:31 clock_seg\doc\
文件 39424 2018-06-28 20:52 clock_seg\doc\数字钟设计.doc
文件 28847 2018-07-01 14:19 clock_seg\doc\数字钟设计.pdf
目录 0 2018-07-01 21:31 clock_seg\prj\
文件 818 2018-06-27 19:21 clock_seg\prj\EP4CE10F17C8N.tcl
文件 1289 2018-06-28 20:04 clock_seg\prj\clock_seg.qpf
文件 4847 2018-06-29 15:31 clock_seg\prj\clock_seg.qsf
文件 4886 2018-06-29 16:28 clock_seg\prj\clock_seg.qws
文件 998 2018-06-29 15:32 clock_seg\prj\clock_seg_nativeli
目录 0 2018-07-01 21:31 clock_seg\prj\db\
文件 1733 2018-06-29 15:05 clock_seg\prj\db\add_sub_7pc.tdf
文件 1878 2018-06-29 15:05 clock_seg\prj\db\add_sub_8pc.tdf
文件 9759 2018-06-29 15:05 clock_seg\prj\db\alt_u_div_a4f.tdf
文件 2195 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.cdb
文件 1246 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.hdb
文件 5995 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.cdb
文件 1360 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.hdb
文件 933 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.cdb
文件 656 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.hdb
文件 1180 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.cdb
文件 679 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.hdb
文件 1234 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.cdb
文件 609 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.hdb
文件 1142 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.cdb
文件 666 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.hdb
文件 1207 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.cdb
文件 1097 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.hdb
文件 1744 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.cdb
文件 1004 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.hdb
文件 1970 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(4).cnf.cdb
............此处省略121个文件信息
- 上一篇:家教系统uml实训报告
- 下一篇:高通 QCA9531 datasheet
相关资源
- 基于Verilog的三人抢答器
- 基于FPGA的8b10b编解码verilog实现
- FPGA流水灯的实现
- Verilog-AMS语言参考手册
- FPGA数字信号处理二并行FIR滤波器Ver
- FPGA和DS18B20通信verilog实现
- mips 五级流水线 带转发 带汇编代码
- 单周期CPU设计vivado
- Verilog驱动DS18B20
- 汽车尾灯控制电路的verilog程序,DE0可
- 《Verilog HDL设计与实战》1-22章
- aurora_8b10b_0_ex_framing.7z
- 《深入浅出玩转 FPGA》[吴厚航] [书签
- kedatts-副本.rar
- FPGA 图像处理
- FPGA课程设计,数字时钟,verilog编写
- Verilog+HDL数字设计与综合(第二版)
- EDA技术实用教程-verilog HDL第五版潘松
- Verilog数字系统设计教程_夏宇闻_链接
- FPGA与SOPC设计教程:DE2实践+光盘案例
- 模拟集成电路EDA技术与设计--仿真与版
- 从零开始学cpld和verilog+hdl编程技术
- Verilog编写呼吸灯,利用PWM波实现功能
- QuartusII软件下的时序约束使用方法
- FPGA数字信号处理九Vivado FFT IP核实现
- DAC8532_SPI_双通道verilog控制
- FPGA verilog例程+详细的注释
- vivado_Verilog_DDR3
- Advanced ASIC Chip Synthesis Using Synopsys De
- 设计与验证:Verilog HDL 吴继华编著
评论
共有 条评论