资源简介
使用verilog语言进行编写程序,综合实现数字电子时钟的功能

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-07-01 21:31 clock_seg\
目录 0 2018-07-01 21:31 clock_seg\doc\
文件 39424 2018-06-28 20:52 clock_seg\doc\数字钟设计.doc
文件 28847 2018-07-01 14:19 clock_seg\doc\数字钟设计.pdf
目录 0 2018-07-01 21:31 clock_seg\prj\
文件 818 2018-06-27 19:21 clock_seg\prj\EP4CE10F17C8N.tcl
文件 1289 2018-06-28 20:04 clock_seg\prj\clock_seg.qpf
文件 4847 2018-06-29 15:31 clock_seg\prj\clock_seg.qsf
文件 4886 2018-06-29 16:28 clock_seg\prj\clock_seg.qws
文件 998 2018-06-29 15:32 clock_seg\prj\clock_seg_nativelink_simulation.rpt
目录 0 2018-07-01 21:31 clock_seg\prj\db\
文件 1733 2018-06-29 15:05 clock_seg\prj\db\add_sub_7pc.tdf
文件 1878 2018-06-29 15:05 clock_seg\prj\db\add_sub_8pc.tdf
文件 9759 2018-06-29 15:05 clock_seg\prj\db\alt_u_div_a4f.tdf
文件 2195 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.cdb
文件 1246 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.hdb
文件 5995 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.cdb
文件 1360 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.hdb
文件 933 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.cdb
文件 656 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.hdb
文件 1180 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.cdb
文件 679 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.hdb
文件 1234 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.cdb
文件 609 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.hdb
文件 1142 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.cdb
文件 666 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.hdb
文件 1207 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.cdb
文件 1097 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.hdb
文件 1744 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.cdb
文件 1004 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.hdb
文件 1970 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(4).cnf.cdb
............此处省略121个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-07-01 21:31 clock_seg\
目录 0 2018-07-01 21:31 clock_seg\doc\
文件 39424 2018-06-28 20:52 clock_seg\doc\数字钟设计.doc
文件 28847 2018-07-01 14:19 clock_seg\doc\数字钟设计.pdf
目录 0 2018-07-01 21:31 clock_seg\prj\
文件 818 2018-06-27 19:21 clock_seg\prj\EP4CE10F17C8N.tcl
文件 1289 2018-06-28 20:04 clock_seg\prj\clock_seg.qpf
文件 4847 2018-06-29 15:31 clock_seg\prj\clock_seg.qsf
文件 4886 2018-06-29 16:28 clock_seg\prj\clock_seg.qws
文件 998 2018-06-29 15:32 clock_seg\prj\clock_seg_nativeli
目录 0 2018-07-01 21:31 clock_seg\prj\db\
文件 1733 2018-06-29 15:05 clock_seg\prj\db\add_sub_7pc.tdf
文件 1878 2018-06-29 15:05 clock_seg\prj\db\add_sub_8pc.tdf
文件 9759 2018-06-29 15:05 clock_seg\prj\db\alt_u_div_a4f.tdf
文件 2195 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.cdb
文件 1246 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(0).cnf.hdb
文件 5995 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.cdb
文件 1360 2018-06-29 15:31 clock_seg\prj\db\clock_seg.(1).cnf.hdb
文件 933 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.cdb
文件 656 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(10).cnf.hdb
文件 1180 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.cdb
文件 679 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(11).cnf.hdb
文件 1234 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.cdb
文件 609 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(12).cnf.hdb
文件 1142 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.cdb
文件 666 2018-06-29 15:05 clock_seg\prj\db\clock_seg.(13).cnf.hdb
文件 1207 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.cdb
文件 1097 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(2).cnf.hdb
文件 1744 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.cdb
文件 1004 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(3).cnf.hdb
文件 1970 2018-06-28 20:36 clock_seg\prj\db\clock_seg.(4).cnf.cdb
............此处省略121个文件信息
- 上一篇:家教系统uml实训报告
- 下一篇:高通 QCA9531 datasheet
相关资源
- EDA课程设计_密码锁
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- EDA课程设计(出租车计费系统)
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- 基于Freemarker模板的代码生成器后台代
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- 数字系统综合设计 eda 模拟中央人民广
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
评论
共有 条评论