资源简介
以Verilog HDL硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。artus II工具软件完成了Verilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-07-05 19:49 QD\
文件 2904 2019-07-03 23:16 QD\com.bsf
文件 1632 2019-07-03 23:15 QD\COM.v
文件 1590 2019-07-03 23:15 QD\COM.v.bak
目录 0 2019-07-01 22:58 QD\db\
文件 2162 2019-07-03 23:25 QD\db\prev_cmp_QD.asm.qmsg
文件 72147 2019-07-03 23:25 QD\db\prev_cmp_QD.fit.qmsg
文件 72472 2019-07-03 23:25 QD\db\prev_cmp_QD.map.qmsg
文件 321774 2019-07-03 23:25 QD\db\prev_cmp_QD.qmsg
文件 174760 2019-07-03 23:25 QD\db\prev_cmp_QD.tan.qmsg
文件 3725 2019-07-03 23:25 QD\db\QD.(0).cnf.cdb
文件 1127 2019-07-03 23:25 QD\db\QD.(0).cnf.hdb
文件 18034 2019-07-03 22:46 QD\db\QD.(1).cnf.cdb
文件 2323 2019-07-03 22:46 QD\db\QD.(1).cnf.hdb
文件 2382 2019-07-02 15:21 QD\db\QD.(2).cnf.cdb
文件 716 2019-07-02 15:21 QD\db\QD.(2).cnf.hdb
文件 3945 2019-07-02 13:57 QD\db\QD.(3).cnf.cdb
文件 689 2019-07-02 13:57 QD\db\QD.(3).cnf.hdb
文件 1891 2019-07-02 16:54 QD\db\QD.(4).cnf.cdb
文件 782 2019-07-02 16:54 QD\db\QD.(4).cnf.hdb
文件 3614 2019-07-02 13:43 QD\db\QD.(5).cnf.cdb
文件 2017 2019-07-02 13:43 QD\db\QD.(5).cnf.hdb
文件 4275 2019-07-03 23:22 QD\db\QD.(6).cnf.cdb
文件 1869 2019-07-03 23:22 QD\db\QD.(6).cnf.hdb
文件 1991 2019-07-02 16:52 QD\db\QD.(7).cnf.cdb
文件 1289 2019-07-02 16:52 QD\db\QD.(7).cnf.hdb
文件 2162 2019-07-03 23:25 QD\db\QD.asm.qmsg
文件 36679 2019-07-03 23:25 QD\db\QD.asm_labs.ddb
文件 84 2019-07-03 23:25 QD\db\QD.cbx.xml
文件 954 2019-07-03 23:25 QD\db\QD.cmp.bpm
文件 97003 2019-07-03 23:25 QD\db\QD.cmp.cdb
............此处省略97个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-07-05 19:49 QD\
文件 2904 2019-07-03 23:16 QD\com.bsf
文件 1632 2019-07-03 23:15 QD\COM.v
文件 1590 2019-07-03 23:15 QD\COM.v.bak
目录 0 2019-07-01 22:58 QD\db\
文件 2162 2019-07-03 23:25 QD\db\prev_cmp_QD.asm.qmsg
文件 72147 2019-07-03 23:25 QD\db\prev_cmp_QD.fit.qmsg
文件 72472 2019-07-03 23:25 QD\db\prev_cmp_QD.map.qmsg
文件 321774 2019-07-03 23:25 QD\db\prev_cmp_QD.qmsg
文件 174760 2019-07-03 23:25 QD\db\prev_cmp_QD.tan.qmsg
文件 3725 2019-07-03 23:25 QD\db\QD.(0).cnf.cdb
文件 1127 2019-07-03 23:25 QD\db\QD.(0).cnf.hdb
文件 18034 2019-07-03 22:46 QD\db\QD.(1).cnf.cdb
文件 2323 2019-07-03 22:46 QD\db\QD.(1).cnf.hdb
文件 2382 2019-07-02 15:21 QD\db\QD.(2).cnf.cdb
文件 716 2019-07-02 15:21 QD\db\QD.(2).cnf.hdb
文件 3945 2019-07-02 13:57 QD\db\QD.(3).cnf.cdb
文件 689 2019-07-02 13:57 QD\db\QD.(3).cnf.hdb
文件 1891 2019-07-02 16:54 QD\db\QD.(4).cnf.cdb
文件 782 2019-07-02 16:54 QD\db\QD.(4).cnf.hdb
文件 3614 2019-07-02 13:43 QD\db\QD.(5).cnf.cdb
文件 2017 2019-07-02 13:43 QD\db\QD.(5).cnf.hdb
文件 4275 2019-07-03 23:22 QD\db\QD.(6).cnf.cdb
文件 1869 2019-07-03 23:22 QD\db\QD.(6).cnf.hdb
文件 1991 2019-07-02 16:52 QD\db\QD.(7).cnf.cdb
文件 1289 2019-07-02 16:52 QD\db\QD.(7).cnf.hdb
文件 2162 2019-07-03 23:25 QD\db\QD.asm.qmsg
文件 36679 2019-07-03 23:25 QD\db\QD.asm_labs.ddb
文件 84 2019-07-03 23:25 QD\db\QD.cbx.xm
文件 954 2019-07-03 23:25 QD\db\QD.cmp.bpm
文件 97003 2019-07-03 23:25 QD\db\QD.cmp.cdb
............此处省略97个文件信息
相关资源
- LED灯串电路图说明
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- VHDL写的四人抢答器
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于nRF24L01的射频收发电路原理图
- 声光报警器接线图
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 降压型转换器电路图
- PLL例化配置与LED之PLL的IP核配置
- PCB布线技术---一个布线工程师谈
- 高速PCB设计指南-----PCB布线
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- 如何把PCB设计布线层数规划好
- 关于DDR3信号扇出和走线问题解析
评论
共有 条评论