资源简介
以Verilog HDL硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。artus II工具软件完成了Verilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-07-05 19:49 QD\
文件 2904 2019-07-03 23:16 QD\com.bsf
文件 1632 2019-07-03 23:15 QD\COM.v
文件 1590 2019-07-03 23:15 QD\COM.v.bak
目录 0 2019-07-01 22:58 QD\db\
文件 2162 2019-07-03 23:25 QD\db\prev_cmp_QD.asm.qmsg
文件 72147 2019-07-03 23:25 QD\db\prev_cmp_QD.fit.qmsg
文件 72472 2019-07-03 23:25 QD\db\prev_cmp_QD.map.qmsg
文件 321774 2019-07-03 23:25 QD\db\prev_cmp_QD.qmsg
文件 174760 2019-07-03 23:25 QD\db\prev_cmp_QD.tan.qmsg
文件 3725 2019-07-03 23:25 QD\db\QD.(0).cnf.cdb
文件 1127 2019-07-03 23:25 QD\db\QD.(0).cnf.hdb
文件 18034 2019-07-03 22:46 QD\db\QD.(1).cnf.cdb
文件 2323 2019-07-03 22:46 QD\db\QD.(1).cnf.hdb
文件 2382 2019-07-02 15:21 QD\db\QD.(2).cnf.cdb
文件 716 2019-07-02 15:21 QD\db\QD.(2).cnf.hdb
文件 3945 2019-07-02 13:57 QD\db\QD.(3).cnf.cdb
文件 689 2019-07-02 13:57 QD\db\QD.(3).cnf.hdb
文件 1891 2019-07-02 16:54 QD\db\QD.(4).cnf.cdb
文件 782 2019-07-02 16:54 QD\db\QD.(4).cnf.hdb
文件 3614 2019-07-02 13:43 QD\db\QD.(5).cnf.cdb
文件 2017 2019-07-02 13:43 QD\db\QD.(5).cnf.hdb
文件 4275 2019-07-03 23:22 QD\db\QD.(6).cnf.cdb
文件 1869 2019-07-03 23:22 QD\db\QD.(6).cnf.hdb
文件 1991 2019-07-02 16:52 QD\db\QD.(7).cnf.cdb
文件 1289 2019-07-02 16:52 QD\db\QD.(7).cnf.hdb
文件 2162 2019-07-03 23:25 QD\db\QD.asm.qmsg
文件 36679 2019-07-03 23:25 QD\db\QD.asm_labs.ddb
文件 84 2019-07-03 23:25 QD\db\QD.cbx.xml
文件 954 2019-07-03 23:25 QD\db\QD.cmp.bpm
文件 97003 2019-07-03 23:25 QD\db\QD.cmp.cdb
............此处省略97个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-07-05 19:49 QD\
文件 2904 2019-07-03 23:16 QD\com.bsf
文件 1632 2019-07-03 23:15 QD\COM.v
文件 1590 2019-07-03 23:15 QD\COM.v.bak
目录 0 2019-07-01 22:58 QD\db\
文件 2162 2019-07-03 23:25 QD\db\prev_cmp_QD.asm.qmsg
文件 72147 2019-07-03 23:25 QD\db\prev_cmp_QD.fit.qmsg
文件 72472 2019-07-03 23:25 QD\db\prev_cmp_QD.map.qmsg
文件 321774 2019-07-03 23:25 QD\db\prev_cmp_QD.qmsg
文件 174760 2019-07-03 23:25 QD\db\prev_cmp_QD.tan.qmsg
文件 3725 2019-07-03 23:25 QD\db\QD.(0).cnf.cdb
文件 1127 2019-07-03 23:25 QD\db\QD.(0).cnf.hdb
文件 18034 2019-07-03 22:46 QD\db\QD.(1).cnf.cdb
文件 2323 2019-07-03 22:46 QD\db\QD.(1).cnf.hdb
文件 2382 2019-07-02 15:21 QD\db\QD.(2).cnf.cdb
文件 716 2019-07-02 15:21 QD\db\QD.(2).cnf.hdb
文件 3945 2019-07-02 13:57 QD\db\QD.(3).cnf.cdb
文件 689 2019-07-02 13:57 QD\db\QD.(3).cnf.hdb
文件 1891 2019-07-02 16:54 QD\db\QD.(4).cnf.cdb
文件 782 2019-07-02 16:54 QD\db\QD.(4).cnf.hdb
文件 3614 2019-07-02 13:43 QD\db\QD.(5).cnf.cdb
文件 2017 2019-07-02 13:43 QD\db\QD.(5).cnf.hdb
文件 4275 2019-07-03 23:22 QD\db\QD.(6).cnf.cdb
文件 1869 2019-07-03 23:22 QD\db\QD.(6).cnf.hdb
文件 1991 2019-07-02 16:52 QD\db\QD.(7).cnf.cdb
文件 1289 2019-07-02 16:52 QD\db\QD.(7).cnf.hdb
文件 2162 2019-07-03 23:25 QD\db\QD.asm.qmsg
文件 36679 2019-07-03 23:25 QD\db\QD.asm_labs.ddb
文件 84 2019-07-03 23:25 QD\db\QD.cbx.xm
文件 954 2019-07-03 23:25 QD\db\QD.cmp.bpm
文件 97003 2019-07-03 23:25 QD\db\QD.cmp.cdb
............此处省略97个文件信息
相关资源
- 基于FPGA用Verilog HDL语言实现的多功能
- Verilog HDL入门(第3版)
- IEEE Standard for Verilog 2001版和2005版
- 基于verilog语言的
- 拔河游戏verilog代码FPGA
- Verilog 浮点数加法器
- 东南大学 coa大作业 cpu
- Verilog_HDL综合设计(自动乐曲演奏)
- 本文档的主要内容详细介绍的是基于
- [VerilogHDL数字系统设计及仿真第2版]
- 基于FPGA的数字电子时钟设计
- 基于Verilog的三人抢答器
- 基于FPGA的8b10b编解码verilog实现
- FPGA流水灯的实现
- 基于51八路抢答器设计
- Verilog-AMS语言参考手册
- FPGA数字信号处理二并行FIR滤波器Ver
- FPGA和DS18B20通信verilog实现
- mips 五级流水线 带转发 带汇编代码
- 单周期CPU设计vivado
- Verilog驱动DS18B20
- Multisim仿真设计——八路抢答器
- 汽车尾灯控制电路的verilog程序,DE0可
- 《Verilog HDL设计与实战》1-22章
- aurora_8b10b_0_ex_framing.7z
- 智能车电磁节能组硬件设计
- 《深入浅出玩转 FPGA》[吴厚航] [书签
- FPGA 图像处理
- FPGA课程设计,数字时钟,verilog编写
- 移远BC26参考设计中文资料AT命令手册
评论
共有 条评论