资源简介
//该模块为8分频器
module div8(
clk,
divout); //端口列表
input clk;
output divout; //端口说明
reg [2:0]div;
reg divout; //定义数据类型
initial
divout=0; //初始化
always @(posedge clk)
begin
div=div+1;
divout=div[2]; //3bit计数器,实现8分频
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6072 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(1).cnf
文件 4574 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(10).cnf
文件 7922 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(11).cnf
文件 4007 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(12).cnf
文件 8959 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(13).cnf
文件 4664 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(14).cnf
文件 2263 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(15).cnf
文件 46451 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(16).cnf
文件 10118 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(17).cnf
文件 5546 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(18).cnf
文件 7976 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(19).cnf
文件 7922 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(2).cnf
文件 15953 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(20).cnf
文件 10838 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(21).cnf
文件 3705 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(22).cnf
文件 5708 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(23).cnf
文件 11956 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(24).cnf
文件 7310 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(25).cnf
文件 2881 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(26).cnf
文件 9196 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(27).cnf
文件 83318 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(28).cnf
文件 6959 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(29).cnf
文件 9958 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(3).cnf
文件 2755 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(30).cnf
文件 7960 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(31).cnf
文件 3782 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(32).cnf
文件 2057 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(33).cnf
文件 8959 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(34).cnf
文件 4664 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(35).cnf
文件 9958 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(36).cnf
............此处省略597个文件信息
----------- --------- ---------- ----- ----
文件 6072 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(1).cnf
文件 4574 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(10).cnf
文件 7922 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(11).cnf
文件 4007 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(12).cnf
文件 8959 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(13).cnf
文件 4664 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(14).cnf
文件 2263 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(15).cnf
文件 46451 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(16).cnf
文件 10118 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(17).cnf
文件 5546 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(18).cnf
文件 7976 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(19).cnf
文件 7922 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(2).cnf
文件 15953 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(20).cnf
文件 10838 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(21).cnf
文件 3705 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(22).cnf
文件 5708 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(23).cnf
文件 11956 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(24).cnf
文件 7310 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(25).cnf
文件 2881 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(26).cnf
文件 9196 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(27).cnf
文件 83318 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(28).cnf
文件 6959 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(29).cnf
文件 9958 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(3).cnf
文件 2755 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(30).cnf
文件 7960 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(31).cnf
文件 3782 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(32).cnf
文件 2057 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(33).cnf
文件 8959 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(34).cnf
文件 4664 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(35).cnf
文件 9958 2004-05-04 15:37 2fsk_final\2fsk_fangzhen(36).cnf
............此处省略597个文件信息
相关资源
- 异步fifo设计verilog源代码
- 16QAM调制解调系统的FPGA实现
- FPGA程序:VHDL超声波测距+数码管+不同
- Vivado下用Verilog编写的带冒险的5级MI
- 基于Verilog HDL数字频率计的设计与实现
- 正弦波信号发生器verilog代码
- FPGA_VHDL_Clock(闹钟)
- 基于FPGA的时延估计
- fpga资源,De2-115中文数据手册
- Verilog实现串口收发协议带奇偶校验位
- 基于FPGA的电子密码锁的设计与实现
- 字点阵生成程序C,Verilog版本
- 电子设计大赛 音频信号分析仪的FP
- Crack_dsp_builder_11.0
- PS/2接口标准的verilog代码,包括PS简介
- 基于HLS的Tiny_yolo卷积神经网络加速研
- 基于FPGA与VHDL的数字系统设计——打地
- pg007_srio_gen2中文版
- 基于FPGA的ov7670及SDRAM源码
- ZYNQ UltraSCALE+ ZCU102 User Guide
- 基于FPGAVerilog的寻迹避障小车
- EDA设计——计算器含完整的quartus的完
- AD导入xilinx FPGA原理图和封装教程
- risc-v core Verilog源码
- FPGA的配置过程详解FTAG、EPCS等
- Verilog硬件语言学习经典教程
- 基于FPGA的通用可控分频器的设计
- FPGA数字电子系统设计与开发导航源代
- AD9235_mod.zip
- PWM_FPGA.频率占空比按键可调
评论
共有 条评论