资源简介
实现的简单的Verilog进行十进制加减乘除,适合初学者。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-12-10 13:20 jia_jian_cheng_chu\
目录 0 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\
文件 85 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\netlist.lst
目录 0 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\
文件 367 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\bitgen.xmsgs
文件 1454 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\map.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\ngdbuild.xmsgs
文件 1151 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\par.xmsgs
文件 782 2017-12-10 13:20 jia_jian_cheng_chu\_xmsgs\pn_parser.xmsgs
文件 1149 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\trce.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\xst.xmsgs
目录 0 2017-12-10 13:24 jia_jian_cheng_chu\ipcore_dir\
目录 0 2017-12-09 23:57 jia_jian_cheng_chu\iseconfig\
文件 7440 2017-12-10 13:21 jia_jian_cheng_chu\iseconfig\jia_jian_cheng_chu.projectmgr
文件 20440 2017-12-10 13:20 jia_jian_cheng_chu\iseconfig\jjcc.xreport
文件 13914 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.gise
文件 36392 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.xise
文件 6763 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bgn
文件 340693 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bit
文件 992 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.bld
文件 669 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.cmd_log
文件 186 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.drc
文件 6 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.lso
文件 54178 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.ncd
文件 52944 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngc
文件 81187 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngd
文件 61991 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngr
文件 14118 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pad
文件 6360 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.par
文件 221 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pcf
文件 23 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.prj
............此处省略68个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-12-10 13:20 jia_jian_cheng_chu\
目录 0 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\
文件 85 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\netlist.lst
目录 0 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\
文件 367 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\bitgen.xmsgs
文件 1454 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\map.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\ngdbuild.xmsgs
文件 1151 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\par.xmsgs
文件 782 2017-12-10 13:20 jia_jian_cheng_chu\_xmsgs\pn_parser.xmsgs
文件 1149 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\trce.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\xst.xmsgs
目录 0 2017-12-10 13:24 jia_jian_cheng_chu\ipcore_dir\
目录 0 2017-12-09 23:57 jia_jian_cheng_chu\iseconfig\
文件 7440 2017-12-10 13:21 jia_jian_cheng_chu\iseconfig\jia_jian_cheng_chu.projectmgr
文件 20440 2017-12-10 13:20 jia_jian_cheng_chu\iseconfig\jjcc.xreport
文件 13914 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.gise
文件 36392 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.xise
文件 6763 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bgn
文件 340693 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bit
文件 992 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.bld
文件 669 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.cmd_log
文件 186 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.drc
文件 6 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.lso
文件 54178 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.ncd
文件 52944 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngc
文件 81187 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngd
文件 61991 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngr
文件 14118 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pad
文件 6360 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.par
文件 221 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pcf
文件 23 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.prj
............此处省略68个文件信息
- 上一篇:分层chord的实现及应用
- 下一篇:Minitab测量系统分析MSA教程.ppt
相关资源
- LCD1602 Verilog实现源代码
- ADDA等一些芯片的verilog程序
- nc-verilog 学习
- FPGA 音乐播放器实现
- Verilog原码二位乘法器
- 华为Verilog编程规范
- 76例程源码
- 基于VGA显示 和 PS2键盘,用FPGA控制的
- FPGA设计高级进阶--清华讲义
- 基于verilog实现的AD 转换程序
- i2c slave端verilog代码
- fpga实现基于verilog语言的4fsk调制解调
- 基于FPGA,VGA和PS2键盘的贪吃蛇游戏更
- 基于FPGA的按键流水灯控制
- fpga 课程设计
- VerilogHDL语言单时钟周期CPU设计
- 数字电子技术课程设计 医院病房呼叫
- FPGA 实现多进制FSK调制解调(含代码,
- 异步fifo设计verilog源代码
- Vivado下用Verilog编写的带冒险的5级MI
- 基于Verilog HDL数字频率计的设计与实现
- 正弦波信号发生器verilog代码
- Verilog实现串口收发协议带奇偶校验位
- 字点阵生成程序C,Verilog版本
- PS/2接口标准的verilog代码,包括PS简介
- 基于FPGA的ov7670及SDRAM源码
- 基于FPGAVerilog的寻迹避障小车
- risc-v core Verilog源码
- Verilog硬件语言学习经典教程
- 三人抢答器,Verilog实现.zip
评论
共有 条评论