资源简介
实现的简单的Verilog进行十进制加减乘除,适合初学者。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-12-10 13:20 jia_jian_cheng_chu\
目录 0 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\
文件 85 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\netlist.lst
目录 0 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\
文件 367 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\bitgen.xmsgs
文件 1454 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\map.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\ngdbuild.xmsgs
文件 1151 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\par.xmsgs
文件 782 2017-12-10 13:20 jia_jian_cheng_chu\_xmsgs\pn_parser.xmsgs
文件 1149 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\trce.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\xst.xmsgs
目录 0 2017-12-10 13:24 jia_jian_cheng_chu\ipcore_dir\
目录 0 2017-12-09 23:57 jia_jian_cheng_chu\iseconfig\
文件 7440 2017-12-10 13:21 jia_jian_cheng_chu\iseconfig\jia_jian_cheng_chu.projectmgr
文件 20440 2017-12-10 13:20 jia_jian_cheng_chu\iseconfig\jjcc.xreport
文件 13914 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.gise
文件 36392 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.xise
文件 6763 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bgn
文件 340693 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bit
文件 992 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.bld
文件 669 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.cmd_log
文件 186 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.drc
文件 6 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.lso
文件 54178 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.ncd
文件 52944 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngc
文件 81187 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngd
文件 61991 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngr
文件 14118 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pad
文件 6360 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.par
文件 221 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pcf
文件 23 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.prj
............此处省略68个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-12-10 13:20 jia_jian_cheng_chu\
目录 0 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\
文件 85 2017-12-10 00:04 jia_jian_cheng_chu\_ngo\netlist.lst
目录 0 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\
文件 367 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\bitgen.xmsgs
文件 1454 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\map.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\ngdbuild.xmsgs
文件 1151 2017-12-10 00:05 jia_jian_cheng_chu\_xmsgs\par.xmsgs
文件 782 2017-12-10 13:20 jia_jian_cheng_chu\_xmsgs\pn_parser.xmsgs
文件 1149 2017-12-10 00:06 jia_jian_cheng_chu\_xmsgs\trce.xmsgs
文件 367 2017-12-10 00:04 jia_jian_cheng_chu\_xmsgs\xst.xmsgs
目录 0 2017-12-10 13:24 jia_jian_cheng_chu\ipcore_dir\
目录 0 2017-12-09 23:57 jia_jian_cheng_chu\iseconfig\
文件 7440 2017-12-10 13:21 jia_jian_cheng_chu\iseconfig\jia_jian_cheng_chu.projectmgr
文件 20440 2017-12-10 13:20 jia_jian_cheng_chu\iseconfig\jjcc.xreport
文件 13914 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.gise
文件 36392 2017-12-10 13:21 jia_jian_cheng_chu\jia_jian_cheng_chu.xise
文件 6763 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bgn
文件 340693 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.bit
文件 992 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.bld
文件 669 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.cmd_log
文件 186 2017-12-10 00:06 jia_jian_cheng_chu\jjcc.drc
文件 6 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.lso
文件 54178 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.ncd
文件 52944 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngc
文件 81187 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngd
文件 61991 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.ngr
文件 14118 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pad
文件 6360 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.par
文件 221 2017-12-10 00:05 jia_jian_cheng_chu\jjcc.pcf
文件 23 2017-12-10 00:04 jia_jian_cheng_chu\jjcc.prj
............此处省略68个文件信息
- 上一篇:分层chord的实现及应用
- 下一篇:Minitab测量系统分析MSA教程.ppt
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论