资源简介
基于mips的基本5级流水线cpu verilog实现 有结构图
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1053 2011-12-20 18:21 myCPU\Branch_control.v.bak
文件 481 2011-12-12 19:19 myCPU\control_unit.v
文件 5209 2011-12-20 00:47 myCPU\GROUP_ten_CPU.cr.mti
文件 35636 2011-12-20 00:47 myCPU\GROUP_ten_CPU.mpf
文件 6245 2011-12-20 18:22 myCPU\Group_Ten_CPU.v.bak
文件 675 2011-12-17 18:49 myCPU\hazard_detect.v.bak
文件 293 2011-12-14 16:07 myCPU\IR.v
文件 706 2011-12-08 00:19 myCPU\register.v
文件 3258 2011-12-20 18:26 myCPU\register_heap.v.bak
文件 1824 2011-12-21 16:54 myCPU\testBench3.v
文件 1747 2011-12-21 16:21 myCPU\testBench.v.bak
文件 1230 2011-12-19 21:11 myCPU\testBench1.v
文件 1216 2011-12-19 21:08 myCPU\testBench1.v.bak
文件 1409 2011-12-21 17:02 myCPU\testbench2.v
文件 1279 2011-12-19 21:12 myCPU\testbench2.v.bak
文件 1254 2011-12-19 23:22 myCPU\testbench_shift.v
文件 1310 2011-12-19 23:15 myCPU\testbench_shift.v.bak
文件 2121 2011-12-20 00:40 myCPU\transcript
文件 40960 2011-12-17 16:05 myCPU\vsim.wlf
文件 1438 2011-12-17 20:15 myCPU\vsim_stacktrace.vstf
文件 573 2011-12-20 23:43 myCPU\transmit_unit.v.bak
文件 3258 2011-12-21 16:55 myCPU\register_heap.v
文件 573 2011-12-21 16:55 myCPU\transmit_unit.v
文件 224 2011-12-14 17:20 myCPU\adder.v.bak
文件 224 2011-12-21 16:55 myCPU\adder.v
文件 1213 2011-12-19 23:04 myCPU\ALU.v.bak
文件 1213 2011-12-21 16:55 myCPU\ALU.v
文件 1053 2011-12-21 16:55 myCPU\Branch_control.v
文件 3735 2011-12-21 13:47 myCPU\cu.v.bak
文件 3735 2011-12-21 16:55 myCPU\cu.v
............此处省略131个文件信息
----------- --------- ---------- ----- ----
文件 1053 2011-12-20 18:21 myCPU\Branch_control.v.bak
文件 481 2011-12-12 19:19 myCPU\control_unit.v
文件 5209 2011-12-20 00:47 myCPU\GROUP_ten_CPU.cr.mti
文件 35636 2011-12-20 00:47 myCPU\GROUP_ten_CPU.mpf
文件 6245 2011-12-20 18:22 myCPU\Group_Ten_CPU.v.bak
文件 675 2011-12-17 18:49 myCPU\hazard_detect.v.bak
文件 293 2011-12-14 16:07 myCPU\IR.v
文件 706 2011-12-08 00:19 myCPU\register.v
文件 3258 2011-12-20 18:26 myCPU\register_heap.v.bak
文件 1824 2011-12-21 16:54 myCPU\testBench3.v
文件 1747 2011-12-21 16:21 myCPU\testBench.v.bak
文件 1230 2011-12-19 21:11 myCPU\testBench1.v
文件 1216 2011-12-19 21:08 myCPU\testBench1.v.bak
文件 1409 2011-12-21 17:02 myCPU\testbench2.v
文件 1279 2011-12-19 21:12 myCPU\testbench2.v.bak
文件 1254 2011-12-19 23:22 myCPU\testbench_shift.v
文件 1310 2011-12-19 23:15 myCPU\testbench_shift.v.bak
文件 2121 2011-12-20 00:40 myCPU\transc
文件 40960 2011-12-17 16:05 myCPU\vsim.wlf
文件 1438 2011-12-17 20:15 myCPU\vsim_stacktrace.vstf
文件 573 2011-12-20 23:43 myCPU\transmit_unit.v.bak
文件 3258 2011-12-21 16:55 myCPU\register_heap.v
文件 573 2011-12-21 16:55 myCPU\transmit_unit.v
文件 224 2011-12-14 17:20 myCPU\adder.v.bak
文件 224 2011-12-21 16:55 myCPU\adder.v
文件 1213 2011-12-19 23:04 myCPU\ALU.v.bak
文件 1213 2011-12-21 16:55 myCPU\ALU.v
文件 1053 2011-12-21 16:55 myCPU\Branch_control.v
文件 3735 2011-12-21 13:47 myCPU\cu.v.bak
文件 3735 2011-12-21 16:55 myCPU\cu.v
............此处省略131个文件信息
相关资源
- 基于verilog语言的数字时钟设计
- Verilog实现的十进制加减乘除初学者
- LCD1602 Verilog实现源代码
- ADDA等一些芯片的verilog程序
- nc-verilog 学习
- FPGA 音乐播放器实现
- Verilog原码二位乘法器
- 华为Verilog编程规范
- 76例程源码
- 基于VGA显示 和 PS2键盘,用FPGA控制的
- FPGA设计高级进阶--清华讲义
- 基于verilog实现的AD 转换程序
- i2c slave端verilog代码
- fpga实现基于verilog语言的4fsk调制解调
- 基于FPGA,VGA和PS2键盘的贪吃蛇游戏更
- 基于FPGA的按键流水灯控制
- 8086CPU设计微机最小系统
- fpga 课程设计
- 多周期MIPS指令CPU的fpga实现
- VerilogHDL语言单时钟周期CPU设计
- 计算结构 CPU
- 数字电子技术课程设计 医院病房呼叫
- CPU Cache and Memory Ordering
- FPGA 实现多进制FSK调制解调(含代码,
- 异步fifo设计verilog源代码
- Vivado下用Verilog编写的带冒险的5级MI
- 基于Verilog HDL数字频率计的设计与实现
- 正弦波信号发生器verilog代码
- Verilog实现串口收发协议带奇偶校验位
- 字点阵生成程序C,Verilog版本
评论
共有 条评论