资源简介
基于mips的基本5级流水线cpu verilog实现 有结构图

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1053 2011-12-20 18:21 myCPU\Branch_control.v.bak
文件 481 2011-12-12 19:19 myCPU\control_unit.v
文件 5209 2011-12-20 00:47 myCPU\GROUP_ten_CPU.cr.mti
文件 35636 2011-12-20 00:47 myCPU\GROUP_ten_CPU.mpf
文件 6245 2011-12-20 18:22 myCPU\Group_Ten_CPU.v.bak
文件 675 2011-12-17 18:49 myCPU\hazard_detect.v.bak
文件 293 2011-12-14 16:07 myCPU\IR.v
文件 706 2011-12-08 00:19 myCPU\register.v
文件 3258 2011-12-20 18:26 myCPU\register_heap.v.bak
文件 1824 2011-12-21 16:54 myCPU\testBench3.v
文件 1747 2011-12-21 16:21 myCPU\testBench.v.bak
文件 1230 2011-12-19 21:11 myCPU\testBench1.v
文件 1216 2011-12-19 21:08 myCPU\testBench1.v.bak
文件 1409 2011-12-21 17:02 myCPU\testbench2.v
文件 1279 2011-12-19 21:12 myCPU\testbench2.v.bak
文件 1254 2011-12-19 23:22 myCPU\testbench_shift.v
文件 1310 2011-12-19 23:15 myCPU\testbench_shift.v.bak
文件 2121 2011-12-20 00:40 myCPU\transcript
文件 40960 2011-12-17 16:05 myCPU\vsim.wlf
文件 1438 2011-12-17 20:15 myCPU\vsim_stacktrace.vstf
文件 573 2011-12-20 23:43 myCPU\transmit_unit.v.bak
文件 3258 2011-12-21 16:55 myCPU\register_heap.v
文件 573 2011-12-21 16:55 myCPU\transmit_unit.v
文件 224 2011-12-14 17:20 myCPU\adder.v.bak
文件 224 2011-12-21 16:55 myCPU\adder.v
文件 1213 2011-12-19 23:04 myCPU\ALU.v.bak
文件 1213 2011-12-21 16:55 myCPU\ALU.v
文件 1053 2011-12-21 16:55 myCPU\Branch_control.v
文件 3735 2011-12-21 13:47 myCPU\cu.v.bak
文件 3735 2011-12-21 16:55 myCPU\cu.v
............此处省略131个文件信息
----------- --------- ---------- ----- ----
文件 1053 2011-12-20 18:21 myCPU\Branch_control.v.bak
文件 481 2011-12-12 19:19 myCPU\control_unit.v
文件 5209 2011-12-20 00:47 myCPU\GROUP_ten_CPU.cr.mti
文件 35636 2011-12-20 00:47 myCPU\GROUP_ten_CPU.mpf
文件 6245 2011-12-20 18:22 myCPU\Group_Ten_CPU.v.bak
文件 675 2011-12-17 18:49 myCPU\hazard_detect.v.bak
文件 293 2011-12-14 16:07 myCPU\IR.v
文件 706 2011-12-08 00:19 myCPU\register.v
文件 3258 2011-12-20 18:26 myCPU\register_heap.v.bak
文件 1824 2011-12-21 16:54 myCPU\testBench3.v
文件 1747 2011-12-21 16:21 myCPU\testBench.v.bak
文件 1230 2011-12-19 21:11 myCPU\testBench1.v
文件 1216 2011-12-19 21:08 myCPU\testBench1.v.bak
文件 1409 2011-12-21 17:02 myCPU\testbench2.v
文件 1279 2011-12-19 21:12 myCPU\testbench2.v.bak
文件 1254 2011-12-19 23:22 myCPU\testbench_shift.v
文件 1310 2011-12-19 23:15 myCPU\testbench_shift.v.bak
文件 2121 2011-12-20 00:40 myCPU\transc
文件 40960 2011-12-17 16:05 myCPU\vsim.wlf
文件 1438 2011-12-17 20:15 myCPU\vsim_stacktrace.vstf
文件 573 2011-12-20 23:43 myCPU\transmit_unit.v.bak
文件 3258 2011-12-21 16:55 myCPU\register_heap.v
文件 573 2011-12-21 16:55 myCPU\transmit_unit.v
文件 224 2011-12-14 17:20 myCPU\adder.v.bak
文件 224 2011-12-21 16:55 myCPU\adder.v
文件 1213 2011-12-19 23:04 myCPU\ALU.v.bak
文件 1213 2011-12-21 16:55 myCPU\ALU.v
文件 1053 2011-12-21 16:55 myCPU\Branch_control.v
文件 3735 2011-12-21 13:47 myCPU\cu.v.bak
文件 3735 2011-12-21 16:55 myCPU\cu.v
............此处省略131个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- Cpu-Z检测CPU软件
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 完美获取 CPU 的 NUMA节点数、CPU插槽个
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- 高通CPU救砖工具刷入完整资料
- 大话处理器:处理器基础知识读本高
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 移远OpenCPU快速开始指导手册
- ThrottleStop_8.70.6
- 易语言GDI画CPU动态线源码
- 基于Verilog的cordic反正切FPGA例程
评论
共有 条评论