资源简介
verilog程序,附课程设计报告
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1906 2010-01-28 09:03 课程设计例子\源代码\Add.v
文件 1064 2010-01-28 09:04 课程设计例子\源代码\and.v
文件 5305 2010-01-30 04:36 课程设计例子\源代码\control.v
文件 481 2010-01-25 14:15 课程设计例子\源代码\data.coe
文件 1102 2010-01-28 15:05 课程设计例子\源代码\define.ucf
文件 1316 2010-01-29 20:37 课程设计例子\源代码\getdata.v
文件 6342 2010-01-30 04:33 课程设计例子\源代码\interface.v
文件 855 2010-01-29 20:33 课程设计例子\源代码\mod_5.v
文件 1064 2010-01-28 09:05 课程设计例子\源代码\Or.v
文件 2724 2010-01-28 13:22 课程设计例子\源代码\OutPut.v
文件 4002 2010-01-28 10:54 课程设计例子\源代码\RAM.v
文件 1899 2010-01-28 09:20 课程设计例子\源代码\Sub.v
文件 1069 2010-01-28 09:18 课程设计例子\源代码\Xor.v
文件 1119472 2010-01-30 04:52 课程设计例子\设计报告\设计报告\设计报告.pdf
文件 927188 2010-01-30 04:54 课程设计例子\设计报告\设计报告.rar
目录 0 2012-01-05 19:39 课程设计例子\设计报告\设计报告
目录 0 2012-01-05 19:39 课程设计例子\源代码
目录 0 2012-01-05 19:39 课程设计例子\设计报告
目录 0 2012-01-05 19:39 课程设计例子
----------- --------- ---------- ----- ----
2075789 19
----------- --------- ---------- ----- ----
文件 1906 2010-01-28 09:03 课程设计例子\源代码\Add.v
文件 1064 2010-01-28 09:04 课程设计例子\源代码\and.v
文件 5305 2010-01-30 04:36 课程设计例子\源代码\control.v
文件 481 2010-01-25 14:15 课程设计例子\源代码\data.coe
文件 1102 2010-01-28 15:05 课程设计例子\源代码\define.ucf
文件 1316 2010-01-29 20:37 课程设计例子\源代码\getdata.v
文件 6342 2010-01-30 04:33 课程设计例子\源代码\interface.v
文件 855 2010-01-29 20:33 课程设计例子\源代码\mod_5.v
文件 1064 2010-01-28 09:05 课程设计例子\源代码\Or.v
文件 2724 2010-01-28 13:22 课程设计例子\源代码\OutPut.v
文件 4002 2010-01-28 10:54 课程设计例子\源代码\RAM.v
文件 1899 2010-01-28 09:20 课程设计例子\源代码\Sub.v
文件 1069 2010-01-28 09:18 课程设计例子\源代码\Xor.v
文件 1119472 2010-01-30 04:52 课程设计例子\设计报告\设计报告\设计报告.pdf
文件 927188 2010-01-30 04:54 课程设计例子\设计报告\设计报告.rar
目录 0 2012-01-05 19:39 课程设计例子\设计报告\设计报告
目录 0 2012-01-05 19:39 课程设计例子\源代码
目录 0 2012-01-05 19:39 课程设计例子\设计报告
目录 0 2012-01-05 19:39 课程设计例子
----------- --------- ---------- ----- ----
2075789 19
- 上一篇:基于ECC&AES混合加密应用系统原创
- 下一篇:ccs3.3 flashburn
相关资源
- 基于verilog hdl通信系统设计
- 基于Verilog的电话计费器的解决方案设
- 《硬件描述语言Verilog (第四版)》高
- 8人抢答器Verilog设计
- 基于FPGA的汉明码的编码与解码的实现
- 基于mips的5级流水cpu verilog
- 基于verilog语言的数字时钟设计
- Verilog实现的十进制加减乘除初学者
- LCD1602 Verilog实现源代码
- ADDA等一些芯片的verilog程序
- nc-verilog 学习
- FPGA 音乐播放器实现
- Verilog原码二位乘法器
- 华为Verilog编程规范
- 76例程源码
- 基于VGA显示 和 PS2键盘,用FPGA控制的
- FPGA设计高级进阶--清华讲义
- 基于verilog实现的AD 转换程序
- i2c slave端verilog代码
- fpga实现基于verilog语言的4fsk调制解调
- 基于FPGA,VGA和PS2键盘的贪吃蛇游戏更
- 基于FPGA的按键流水灯控制
- fpga 课程设计
- VerilogHDL语言单时钟周期CPU设计
- 数字电子技术课程设计 医院病房呼叫
- FPGA 实现多进制FSK调制解调(含代码,
- 异步fifo设计verilog源代码
- Vivado下用Verilog编写的带冒险的5级MI
- 基于Verilog HDL数字频率计的设计与实现
- 正弦波信号发生器verilog代码
评论
共有 条评论