资源简介
使用verilog HDL语言编写的串口IP核，其中的全部代码，经过波形仿真验证，内附说明文档，已经过仿真，可完美运行。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1833984 2018-12-05 20:32 uart16550.zip
----------- --------- ---------- ----- ----
文件 1833984 2018-12-05 20:32 uart16550.zip
- 上一篇：计算机系统概论第二版练习题答案
- 下一篇：ls4278 简体中文说明书
相关资源
- Quartus II 15.0中仿真Altera三速以太网I
- Quartus II 15.0中仿真Altera三速以太网I
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE，和
- 硬件课程设计—流水灯（quartus软件
- UART转CAN或LIN的工具（Uart2any）和文档
- 曼彻斯特编解码_同步QuartusII工程
- Verilog按键代码
- verilog的PCI源代码，非常详细，顶层模
- h264 ip核，经过asic验证
- CPLD Verilog数字密码锁 源码
- 用quartus 2编的全加器（原理图输入）
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- 6相12拍步进电机控制器
- SPI Master 的Verilog源代码
- MQTT+串口（usart）透传
- 基于VGA的Flappy Bird的Verilog实现（源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- PLL例化配置与LED之PLL的IP核配置
- Quartus II 15.0中仿真DDR2 IP核
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
川公网安备 51152502000135号
评论
共有 条评论