资源简介
使用verilog HDL语言编写的串口IP核，其中的全部代码，经过波形仿真验证，内附说明文档，已经过仿真，可完美运行。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1833984 2018-12-05 20:32 uart16550.zip
----------- --------- ---------- ----- ----
文件 1833984 2018-12-05 20:32 uart16550.zip
- 上一篇：计算机系统概论第二版练习题答案
- 下一篇：ls4278 简体中文说明书
相关资源
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
- 基于FPGA的数字钟设计
- 中值滤波verilog代码
- 基于 verilog 的简易抢答器设计和 qua
- 轻松成为设计高手-Verilog HDL实用精解
- Altera破解Quartus II 15.0_Windows版_密码1
- verilog课程设计 指纹生成器
- 基于verilog hdl通信系统设计
- quartus 9.0 64位 完美破解
- 自己用VHDL编写的8*16点阵贪吃蛇源代码
- 基于Verilog的电话计费器的解决方案设
- quartus ii 10.0破解文件全
- 《硬件描述语言Verilog （第四版）》高
- 8人抢答器Verilog设计
- 基于FPGA的汉明码的编码与解码的实现
- 基于mips的5级流水cpu verilog
- 基于verilog语言的数字时钟设计
- Verilog实现的十进制加减乘除初学者
- LCD1602 Verilog实现源代码
- ADDA等一些芯片的verilog程序
- nc-verilog 学习
- FPGA 音乐播放器实现
- 简单的UART IAP.rar
- Verilog原码二位乘法器
- 华为Verilog编程规范
- 76例程源码
- altera公司IP核使用手册
- 基于VGA显示 和 PS2键盘，用FPGA控制的
- FPGA设计高级进阶--清华讲义
川公网安备 51152502000135号
评论
共有 条评论