资源简介
基于Verilog语言的电子秒表设计,使用的FPGA板为Cyclone IV E:EP4CE6E22C8
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 222 2018-05-17 08:59 miao_biao\count4.v
文件 332 2018-05-17 09:03 miao_biao\cp_001s.v
文件 9240 2018-05-17 09:30 miao_biao\db\logic_util_heursitic.dat
文件 2363 2018-05-17 09:27 miao_biao\db\miao_biao.(0).cnf.cdb
文件 1195 2018-05-17 09:27 miao_biao\db\miao_biao.(0).cnf.hdb
文件 1003 2018-05-17 09:10 miao_biao\db\miao_biao.(1).cnf.cdb
文件 661 2018-05-17 09:10 miao_biao\db\miao_biao.(1).cnf.hdb
文件 750 2018-05-17 09:10 miao_biao\db\miao_biao.(2).cnf.cdb
文件 603 2018-05-17 09:10 miao_biao\db\miao_biao.(2).cnf.hdb
文件 2190 2018-05-17 09:10 miao_biao\db\miao_biao.(3).cnf.cdb
文件 1120 2018-05-17 09:10 miao_biao\db\miao_biao.(3).cnf.hdb
文件 1509 2018-05-17 09:10 miao_biao\db\miao_biao.(4).cnf.cdb
文件 1059 2018-05-17 09:10 miao_biao\db\miao_biao.(4).cnf.hdb
文件 3970 2018-05-17 09:10 miao_biao\db\miao_biao.(5).cnf.cdb
文件 1622 2018-05-17 09:10 miao_biao\db\miao_biao.(5).cnf.hdb
文件 2493 2018-05-17 09:30 miao_biao\db\miao_biao.asm.qmsg
文件 1384 2018-05-17 09:30 miao_biao\db\miao_biao.asm.rdb
文件 8598 2018-05-17 09:30 miao_biao\db\miao_biao.asm_labs.ddb
文件 91 2018-05-17 09:30 miao_biao\db\miao_biao.cbx.xml
文件 670 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.bpm
文件 25834 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.cdb
文件 13905 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.hdb
文件 13032 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.idb
文件 207 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.kpt
文件 12275 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.logdb
文件 19895 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.rdb
文件 211 2018-05-17 09:30 miao_biao\db\miao_biao.cmp_merge.kpt
文件 746342 2018-05-17 09:30 miao_biao\db\miao_biao.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745244 2018-05-17 09:30 miao_biao\db\miao_biao.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740138 2018-05-17 09:30 miao_biao\db\miao_biao.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
............此处省略91个文件信息
----------- --------- ---------- ----- ----
文件 222 2018-05-17 08:59 miao_biao\count4.v
文件 332 2018-05-17 09:03 miao_biao\cp_001s.v
文件 9240 2018-05-17 09:30 miao_biao\db\logic_util_heursitic.dat
文件 2363 2018-05-17 09:27 miao_biao\db\miao_biao.(0).cnf.cdb
文件 1195 2018-05-17 09:27 miao_biao\db\miao_biao.(0).cnf.hdb
文件 1003 2018-05-17 09:10 miao_biao\db\miao_biao.(1).cnf.cdb
文件 661 2018-05-17 09:10 miao_biao\db\miao_biao.(1).cnf.hdb
文件 750 2018-05-17 09:10 miao_biao\db\miao_biao.(2).cnf.cdb
文件 603 2018-05-17 09:10 miao_biao\db\miao_biao.(2).cnf.hdb
文件 2190 2018-05-17 09:10 miao_biao\db\miao_biao.(3).cnf.cdb
文件 1120 2018-05-17 09:10 miao_biao\db\miao_biao.(3).cnf.hdb
文件 1509 2018-05-17 09:10 miao_biao\db\miao_biao.(4).cnf.cdb
文件 1059 2018-05-17 09:10 miao_biao\db\miao_biao.(4).cnf.hdb
文件 3970 2018-05-17 09:10 miao_biao\db\miao_biao.(5).cnf.cdb
文件 1622 2018-05-17 09:10 miao_biao\db\miao_biao.(5).cnf.hdb
文件 2493 2018-05-17 09:30 miao_biao\db\miao_biao.asm.qmsg
文件 1384 2018-05-17 09:30 miao_biao\db\miao_biao.asm.rdb
文件 8598 2018-05-17 09:30 miao_biao\db\miao_biao.asm_labs.ddb
文件 91 2018-05-17 09:30 miao_biao\db\miao_biao.cbx.xm
文件 670 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.bpm
文件 25834 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.cdb
文件 13905 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.hdb
文件 13032 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.idb
文件 207 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.kpt
文件 12275 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.logdb
文件 19895 2018-05-17 09:30 miao_biao\db\miao_biao.cmp.rdb
文件 211 2018-05-17 09:30 miao_biao\db\miao_biao.cmp_merge.kpt
文件 746342 2018-05-17 09:30 miao_biao\db\miao_biao.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745244 2018-05-17 09:30 miao_biao\db\miao_biao.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740138 2018-05-17 09:30 miao_biao\db\miao_biao.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
............此处省略91个文件信息
- 上一篇:chrome扩展及应用开发pdf
- 下一篇:MissileRouteFunc.zip
相关资源
- FPGAUART,基于QUARTusII环境,verilog语言
- 出租车模拟计费器 上海交通大学电子
- FPGA 控制DM9000A进行以太网数据收发的
- eetop.cn_SystemVerilogforDesign(2ndedition)
- log_verilog.rar
- verilog数字电路课程设计--洗衣机
- UART IP核(verilog代码及说明文档)
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
- 基于FPGA的数字钟设计
- 中值滤波verilog代码
- 基于 verilog 的简易抢答器设计和 qua
- 轻松成为设计高手-Verilog HDL实用精解
- verilog课程设计 指纹生成器
- 基于verilog hdl通信系统设计
- 基于Verilog的电话计费器的解决方案设
- 《硬件描述语言Verilog (第四版)》高
- 8人抢答器Verilog设计
- 基于FPGA的汉明码的编码与解码的实现
- 基于mips的5级流水cpu verilog
- 基于verilog语言的数字时钟设计
- Verilog实现的十进制加减乘除初学者
- LCD1602 Verilog实现源代码
- ADDA等一些芯片的verilog程序
- nc-verilog 学习
- FPGA 音乐播放器实现
- Verilog原码二位乘法器
- 华为Verilog编程规范
- 76例程源码
- 基于VGA显示 和 PS2键盘,用FPGA控制的
评论
共有 条评论