资源简介
单周期CPU设计verilog,课程设计
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-05-03 19:17 cy4ex1\
文件 1272 2015-08-12 10:14 cy4ex1\cy4.qpf
文件 5277 2017-04-13 08:36 cy4ex1\cy4.qsf
文件 613 2017-04-13 08:40 cy4ex1\cy4.qws
文件 978 2017-04-13 08:36 cy4ex1\cy4_nativelink_simulation.rpt
目录 0 2017-05-03 19:17 cy4ex1\db\
文件 201 2017-04-13 08:36 cy4ex1\db\.cmp.kpt
文件 6872 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.cdb
文件 2645 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.hdb
文件 6644 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.cdb
文件 2606 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.hdb
文件 2327 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.cdb
文件 1120 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.hdb
文件 5585 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.cdb
文件 1887 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.hdb
文件 6963 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.cdb
文件 3008 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.hdb
文件 7568 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.cdb
文件 2735 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.hdb
文件 3207 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.cdb
文件 1346 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.hdb
文件 3047 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.cdb
文件 1205 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.hdb
文件 2445 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.cdb
文件 1056 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.hdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.cdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.hdb
文件 3815 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.cdb
文件 1645 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.hdb
文件 3635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.cdb
文件 14635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.hdb
............此处省略224个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-05-03 19:17 cy4ex1\
文件 1272 2015-08-12 10:14 cy4ex1\cy4.qpf
文件 5277 2017-04-13 08:36 cy4ex1\cy4.qsf
文件 613 2017-04-13 08:40 cy4ex1\cy4.qws
文件 978 2017-04-13 08:36 cy4ex1\cy4_nativeli
目录 0 2017-05-03 19:17 cy4ex1\db\
文件 201 2017-04-13 08:36 cy4ex1\db\.cmp.kpt
文件 6872 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.cdb
文件 2645 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.hdb
文件 6644 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.cdb
文件 2606 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.hdb
文件 2327 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.cdb
文件 1120 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.hdb
文件 5585 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.cdb
文件 1887 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.hdb
文件 6963 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.cdb
文件 3008 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.hdb
文件 7568 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.cdb
文件 2735 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.hdb
文件 3207 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.cdb
文件 1346 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.hdb
文件 3047 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.cdb
文件 1205 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.hdb
文件 2445 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.cdb
文件 1056 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.hdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.cdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.hdb
文件 3815 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.cdb
文件 1645 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.hdb
文件 3635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.cdb
文件 14635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.hdb
............此处省略224个文件信息
- 上一篇:授权工具v4.1(适用380版)
- 下一篇:接码软件.zip
相关资源
- 基于Verilog语言的电子秒表设计
- 计算机组成原理36条指令单周期CPU实现
- FPGAUART,基于QUARTusII环境,verilog语言
- 出租车模拟计费器 上海交通大学电子
- FPGA 控制DM9000A进行以太网数据收发的
- eetop.cn_SystemVerilogforDesign(2ndedition)
- log_verilog.rar
- verilog数字电路课程设计--洗衣机
- UART IP核(verilog代码及说明文档)
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
- 基于FPGA的数字钟设计
- 中值滤波verilog代码
- 基于 verilog 的简易抢答器设计和 qua
- 轻松成为设计高手-Verilog HDL实用精解
- verilog课程设计 指纹生成器
- 基于verilog hdl通信系统设计
- 基于Verilog的电话计费器的解决方案设
- 《硬件描述语言Verilog (第四版)》高
- 8人抢答器Verilog设计
- 基于FPGA的汉明码的编码与解码的实现
- 基于mips的5级流水cpu verilog
- 基于verilog语言的数字时钟设计
- Verilog实现的十进制加减乘除初学者
- LCD1602 Verilog实现源代码
- ADDA等一些芯片的verilog程序
- nc-verilog 学习
- FPGA 音乐播放器实现
- Verilog原码二位乘法器
- 华为Verilog编程规范
评论
共有 条评论