资源简介
单周期CPU设计verilog,课程设计

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-05-03 19:17 cy4ex1\
文件 1272 2015-08-12 10:14 cy4ex1\cy4.qpf
文件 5277 2017-04-13 08:36 cy4ex1\cy4.qsf
文件 613 2017-04-13 08:40 cy4ex1\cy4.qws
文件 978 2017-04-13 08:36 cy4ex1\cy4_nativelink_simulation.rpt
目录 0 2017-05-03 19:17 cy4ex1\db\
文件 201 2017-04-13 08:36 cy4ex1\db\.cmp.kpt
文件 6872 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.cdb
文件 2645 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.hdb
文件 6644 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.cdb
文件 2606 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.hdb
文件 2327 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.cdb
文件 1120 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.hdb
文件 5585 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.cdb
文件 1887 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.hdb
文件 6963 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.cdb
文件 3008 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.hdb
文件 7568 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.cdb
文件 2735 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.hdb
文件 3207 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.cdb
文件 1346 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.hdb
文件 3047 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.cdb
文件 1205 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.hdb
文件 2445 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.cdb
文件 1056 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.hdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.cdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.hdb
文件 3815 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.cdb
文件 1645 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.hdb
文件 3635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.cdb
文件 14635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.hdb
............此处省略224个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-05-03 19:17 cy4ex1\
文件 1272 2015-08-12 10:14 cy4ex1\cy4.qpf
文件 5277 2017-04-13 08:36 cy4ex1\cy4.qsf
文件 613 2017-04-13 08:40 cy4ex1\cy4.qws
文件 978 2017-04-13 08:36 cy4ex1\cy4_nativeli
目录 0 2017-05-03 19:17 cy4ex1\db\
文件 201 2017-04-13 08:36 cy4ex1\db\.cmp.kpt
文件 6872 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.cdb
文件 2645 2017-04-13 08:36 cy4ex1\db\cy4.(0).cnf.hdb
文件 6644 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.cdb
文件 2606 2017-03-15 08:14 cy4ex1\db\cy4.(1).cnf.hdb
文件 2327 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.cdb
文件 1120 2017-03-15 08:14 cy4ex1\db\cy4.(10).cnf.hdb
文件 5585 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.cdb
文件 1887 2017-03-15 08:14 cy4ex1\db\cy4.(11).cnf.hdb
文件 6963 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.cdb
文件 3008 2017-03-15 08:14 cy4ex1\db\cy4.(2).cnf.hdb
文件 7568 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.cdb
文件 2735 2017-03-15 08:14 cy4ex1\db\cy4.(3).cnf.hdb
文件 3207 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.cdb
文件 1346 2017-03-15 08:14 cy4ex1\db\cy4.(4).cnf.hdb
文件 3047 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.cdb
文件 1205 2017-03-15 08:14 cy4ex1\db\cy4.(5).cnf.hdb
文件 2445 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.cdb
文件 1056 2017-03-15 08:14 cy4ex1\db\cy4.(6).cnf.hdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.cdb
文件 971 2017-03-15 08:14 cy4ex1\db\cy4.(7).cnf.hdb
文件 3815 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.cdb
文件 1645 2017-03-15 08:14 cy4ex1\db\cy4.(8).cnf.hdb
文件 3635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.cdb
文件 14635 2017-03-15 08:14 cy4ex1\db\cy4.(9).cnf.hdb
............此处省略224个文件信息
- 上一篇:授权工具v4.1(适用380版)
- 下一篇:接码软件.zip
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论