资源简介
Verilog语言实现智能6层单电梯,在ISE平台下可直接运行的工程文件,调试通过并且有仿真
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0xc3576ebc */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “C:/Users/dt/elevator_controller.v“;
static unsigned int ng1[] = {0U 0U};
static int ng2[] = {0 0};
static unsigned int ng3[] = {32U 0U};
static int ng4[] = {5 0};
static int ng5[] = {1 0};
static unsigned int ng6[] = {1U 0U};
static int ng7[] = {2 0};
static int ng8[] = {3 0};
static int ng9[] = {4 0};
static unsigned int ng10[] = {2U 0U};
static unsigned int ng11[] = {4U 0U};
static unsigned int ng12[] = {8U 0U};
static unsigned int ng13[] = {16U 0U};
static unsigned int ng14[] = {64U 0U};
static void Cont_76_0(char *t0)
{
char t4[8];
char t22[8];
char *t1;
char *t2;
char *t3;
char *t5;
unsigned int t6;
unsigned int t7;
unsigned int t8;
unsigned int t9;
unsigned int t10;
char *t11;
char *t12;
char *t13;
unsigned int t14;
unsigned int t15;
unsigned int t16;
unsigned int t17;
unsigned int t18;
unsigned int t19;
unsigned int t20;
unsigned int t21;
unsigned int t23;
unsigned int t24;
unsigned int t25;
char *t26;
char *t27;
char *t28;
unsigned int t29;
unsigned int t30;
unsigned int t31;
unsigned int t32;
unsigned int t33;
unsigned int t34;
unsigned int t35;
char *t36;
char *t37;
unsigned int t38;
unsigned int t39;
unsigned int t40;
unsigned int t41;
unsigned int t42;
unsigned int t43;
unsigned int t44;
unsigned int t45;
int t46;
int t47;
unsigned int t48;
unsigned int t49;
unsigned int t50;
unsigned int t51;
unsigned int t52;
unsigned int t53;
char *t54;
char *t55;
char *t56;
char *t57;
char *t58;
unsigned int t59;
unsigned int t60;
char *t61;
unsigned int t62;
unsigned int t63;
char *t64;
unsigned int t65;
unsigned int t66;
char *t
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2014-03-20 14:43 dt1初期终版+\
文件 6 2014-03-19 22:11 dt1初期终版+\.lso
文件 2345 2014-03-20 13:06 dt1初期终版+\display_decode.v
文件 976 2014-03-16 18:22 dt1初期终版+\display_decode_count.v
文件 394 2014-03-20 13:18 dt1初期终版+\dt.cfi
文件 20541 2014-03-20 14:22 dt1初期终版+\dt.gise
文件 199885 2014-03-20 13:18 dt1初期终版+\dt.mcs
文件 553 2014-03-20 13:18 dt1初期终版+\dt.prm
文件 202 2014-03-20 13:18 dt1初期终版+\dt.sig
文件 36630 2014-03-20 14:07 dt1初期终版+\dt.xise
文件 1264 2014-03-19 22:11 dt1初期终版+\elevator_controller.cmd_log
文件 6 2014-03-16 16:50 dt1初期终版+\elevator_controller.lso
文件 56256 2014-03-16 16:51 dt1初期终版+\elevator_controller.ngc
文件 90138 2014-03-16 16:50 dt1初期终版+\elevator_controller.ngr
文件 71 2014-03-19 22:11 dt1初期终版+\elevator_controller.prj
文件 1266 2014-03-19 22:11 dt1初期终版+\elevator_controller.stx
文件 23927 2014-03-16 16:51 dt1初期终版+\elevator_controller.syr
文件 786 2014-03-19 22:11 dt1初期终版+\elevator_controller.tfi
文件 17908 2014-03-20 13:07 dt1初期终版+\elevator_controller.v
文件 131 2014-03-19 22:11 dt1初期终版+\elevator_controller.xst
文件 9782 2014-03-16 18:25 dt1初期终版+\elevator_controller_envsettings.html
文件 5413 2014-03-16 18:25 dt1初期终版+\elevator_controller_summary.html
文件 14011 2014-03-16 16:51 dt1初期终版+\elevator_controller_xst.xrpt
文件 192 2014-03-16 19:05 dt1初期终版+\frequence_div.cmd_log
文件 137 2014-03-16 19:05 dt1初期终版+\frequence_div.tfi
文件 1087 2014-03-20 14:07 dt1初期终版+\frequence_div.v
文件 3709 2014-03-16 16:51 dt1初期终版+\frequence_div_summary.html
文件 1411 2014-03-20 14:03 dt1初期终版+\fuse.log
文件 367 2014-03-20 14:03 dt1初期终版+\fuse.xmsgs
文件 186 2014-03-20 14:03 dt1初期终版+\fuseRelaunch.cmd
文件 1477 2014-03-20 13:22 dt1初期终版+\impact.xsl
............此处省略253个文件信息
相关资源
- Writing Testbenches using systemverilog.pdf
- 矩阵键盘的简易计算器带仿真代码
- 金蝶K3wise14.3--PT113321(去验证)-修正
- Verilog数字钟自动计时+手动校时+倒计
- Verilog时钟带闹铃等功能
- rs232串口收发verilog程序
- UART收发完整verilog代码
- 停车场车辆进出计数+状态机Verilog H
- 按键计数器+按键去抖Verilog HDL
- 简单的verilog贪吃蛇小程序
- 单周期CPU设计verilog
- 基于Verilog语言的电子秒表设计
- FPGAUART,基于QUARTusII环境,verilog语言
- 出租车模拟计费器 上海交通大学电子
- FPGA 控制DM9000A进行以太网数据收发的
- eetop.cn_SystemVerilogforDesign(2ndedition)
- TortoiseCVS-1.12.5中文乱码解决
- log_verilog.rar
- Mathematical Statistics Exercises and Solution
- verilog数字电路课程设计--洗衣机
- UART IP核(verilog代码及说明文档)
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
- 基于FPGA的数字钟设计
- 中值滤波verilog代码
- 基于 verilog 的简易抢答器设计和 qua
- 轻松成为设计高手-Verilog HDL实用精解
- 一汽大众cruise培训ppt
- verilog课程设计 指纹生成器
- 基于verilog hdl通信系统设计
评论
共有 条评论