资源简介
6位数字时钟,verilog实现,方便移植,含闹钟设置,代码中闹钟部分以led闪烁表示,可修改,欢迎提问
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 907 2019-11-02 11:31 pj1_1\anjianxiaodou.v
文件 433 2019-10-18 19:28 pj1_1\anjianxiaodou.v.bak
文件 27808 2019-11-08 22:22 pj1_1\db\logic_util_heursitic.dat
文件 1751 2019-11-02 11:40 pj1_1\db\mux_7qc.tdf
文件 2399 2019-10-18 21:42 pj1_1\db\mux_cqc.tdf
文件 22360 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.cdb
文件 5321 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.hdb
文件 4161 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.cdb
文件 1722 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.hdb
文件 2193 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.cdb
文件 920 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.hdb
文件 1333 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.cdb
文件 774 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.hdb
文件 2818 2019-11-02 11:38 pj1_1\db\pj_clock.analyze_file.qmsg
文件 2521 2019-11-08 22:22 pj1_1\db\pj_clock.asm.qmsg
文件 1406 2019-11-08 22:22 pj1_1\db\pj_clock.asm.rdb
文件 22875 2019-11-08 22:22 pj1_1\db\pj_clock.asm_labs.ddb
文件 90 2019-11-08 22:22 pj1_1\db\pj_clock.cbx.xml
文件 999 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.bpm
文件 72258 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.cdb
文件 22671 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.hdb
文件 41566 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.idb
文件 219 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.kpt
文件 24045 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.logdb
文件 27247 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.rdb
文件 224 2019-11-08 22:22 pj1_1\db\pj_clock.cmp_merge.kpt
文件 390940 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 389962 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2019-11-08 22:01 pj1_1\db\pj_clock.db_info
文件 2464 2019-11-08 22:22 pj1_1\db\pj_clock.eda.qmsg
............此处省略117个文件信息
----------- --------- ---------- ----- ----
文件 907 2019-11-02 11:31 pj1_1\anjianxiaodou.v
文件 433 2019-10-18 19:28 pj1_1\anjianxiaodou.v.bak
文件 27808 2019-11-08 22:22 pj1_1\db\logic_util_heursitic.dat
文件 1751 2019-11-02 11:40 pj1_1\db\mux_7qc.tdf
文件 2399 2019-10-18 21:42 pj1_1\db\mux_cqc.tdf
文件 22360 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.cdb
文件 5321 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.hdb
文件 4161 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.cdb
文件 1722 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.hdb
文件 2193 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.cdb
文件 920 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.hdb
文件 1333 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.cdb
文件 774 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.hdb
文件 2818 2019-11-02 11:38 pj1_1\db\pj_clock.analyze_file.qmsg
文件 2521 2019-11-08 22:22 pj1_1\db\pj_clock.asm.qmsg
文件 1406 2019-11-08 22:22 pj1_1\db\pj_clock.asm.rdb
文件 22875 2019-11-08 22:22 pj1_1\db\pj_clock.asm_labs.ddb
文件 90 2019-11-08 22:22 pj1_1\db\pj_clock.cbx.xm
文件 999 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.bpm
文件 72258 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.cdb
文件 22671 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.hdb
文件 41566 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.idb
文件 219 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.kpt
文件 24045 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.logdb
文件 27247 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.rdb
文件 224 2019-11-08 22:22 pj1_1\db\pj_clock.cmp_merge.kpt
文件 390940 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 389962 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2019-11-08 22:01 pj1_1\db\pj_clock.db_info
文件 2464 2019-11-08 22:22 pj1_1\db\pj_clock.eda.qmsg
............此处省略117个文件信息
- 上一篇:账号大神4.0
- 下一篇:银灿IS903量产工具V1.25
相关资源
- 电子-复件实验15RTC模拟指针时钟实验
- Verilog语言实现智能6层单电梯
- Writing Testbenches using systemverilog.pdf
- 矩阵键盘的简易计算器带仿真代码
- Verilog数字钟自动计时+手动校时+倒计
- 基于51单片机简易电子时钟
- Verilog时钟带闹铃等功能
- rs232串口收发verilog程序
- UART收发完整verilog代码
- 停车场车辆进出计数+状态机Verilog H
- 按键计数器+按键去抖Verilog HDL
- 简单的verilog贪吃蛇小程序
- 单周期CPU设计verilog
- 基于Verilog语言的电子秒表设计
- RTC时钟实验
- 各种时钟控件,时钟flash
- FPGAUART,基于QUARTusII环境,verilog语言
- 出租车模拟计费器 上海交通大学电子
- FPGA 控制DM9000A进行以太网数据收发的
- eetop.cn_SystemVerilogforDesign(2ndedition)
- log_verilog.rar
- 基于STM8L152和TM1638的电子时钟
- verilog数字电路课程设计--洗衣机
- Cyclone-IV-器件中的时钟网络与PLL
- UART IP核(verilog代码及说明文档)
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
- 基于FPGA的数字钟设计
- 中值滤波verilog代码
- 基于 verilog 的简易抢答器设计和 qua
评论
共有 条评论