资源简介
6位数字时钟,verilog实现,方便移植,含闹钟设置,代码中闹钟部分以led闪烁表示,可修改,欢迎提问

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 907 2019-11-02 11:31 pj1_1\anjianxiaodou.v
文件 433 2019-10-18 19:28 pj1_1\anjianxiaodou.v.bak
文件 27808 2019-11-08 22:22 pj1_1\db\logic_util_heursitic.dat
文件 1751 2019-11-02 11:40 pj1_1\db\mux_7qc.tdf
文件 2399 2019-10-18 21:42 pj1_1\db\mux_cqc.tdf
文件 22360 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.cdb
文件 5321 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.hdb
文件 4161 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.cdb
文件 1722 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.hdb
文件 2193 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.cdb
文件 920 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.hdb
文件 1333 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.cdb
文件 774 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.hdb
文件 2818 2019-11-02 11:38 pj1_1\db\pj_clock.analyze_file.qmsg
文件 2521 2019-11-08 22:22 pj1_1\db\pj_clock.asm.qmsg
文件 1406 2019-11-08 22:22 pj1_1\db\pj_clock.asm.rdb
文件 22875 2019-11-08 22:22 pj1_1\db\pj_clock.asm_labs.ddb
文件 90 2019-11-08 22:22 pj1_1\db\pj_clock.cbx.xml
文件 999 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.bpm
文件 72258 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.cdb
文件 22671 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.hdb
文件 41566 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.idb
文件 219 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.kpt
文件 24045 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.logdb
文件 27247 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.rdb
文件 224 2019-11-08 22:22 pj1_1\db\pj_clock.cmp_merge.kpt
文件 390940 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 389962 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2019-11-08 22:01 pj1_1\db\pj_clock.db_info
文件 2464 2019-11-08 22:22 pj1_1\db\pj_clock.eda.qmsg
............此处省略117个文件信息
----------- --------- ---------- ----- ----
文件 907 2019-11-02 11:31 pj1_1\anjianxiaodou.v
文件 433 2019-10-18 19:28 pj1_1\anjianxiaodou.v.bak
文件 27808 2019-11-08 22:22 pj1_1\db\logic_util_heursitic.dat
文件 1751 2019-11-02 11:40 pj1_1\db\mux_7qc.tdf
文件 2399 2019-10-18 21:42 pj1_1\db\mux_cqc.tdf
文件 22360 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.cdb
文件 5321 2019-11-08 22:22 pj1_1\db\pj_clock.(0).cnf.hdb
文件 4161 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.cdb
文件 1722 2019-11-08 22:22 pj1_1\db\pj_clock.(1).cnf.hdb
文件 2193 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.cdb
文件 920 2019-11-02 11:32 pj1_1\db\pj_clock.(2).cnf.hdb
文件 1333 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.cdb
文件 774 2019-11-02 11:38 pj1_1\db\pj_clock.(3).cnf.hdb
文件 2818 2019-11-02 11:38 pj1_1\db\pj_clock.analyze_file.qmsg
文件 2521 2019-11-08 22:22 pj1_1\db\pj_clock.asm.qmsg
文件 1406 2019-11-08 22:22 pj1_1\db\pj_clock.asm.rdb
文件 22875 2019-11-08 22:22 pj1_1\db\pj_clock.asm_labs.ddb
文件 90 2019-11-08 22:22 pj1_1\db\pj_clock.cbx.xm
文件 999 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.bpm
文件 72258 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.cdb
文件 22671 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.hdb
文件 41566 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.idb
文件 219 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.kpt
文件 24045 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.logdb
文件 27247 2019-11-08 22:22 pj1_1\db\pj_clock.cmp.rdb
文件 224 2019-11-08 22:22 pj1_1\db\pj_clock.cmp_merge.kpt
文件 390940 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 389962 2019-11-08 22:22 pj1_1\db\pj_clock.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2019-11-08 22:01 pj1_1\db\pj_clock.db_info
文件 2464 2019-11-08 22:22 pj1_1\db\pj_clock.eda.qmsg
............此处省略117个文件信息
- 上一篇:账号大神4.0
- 下一篇:银灿IS903量产工具V1.25
相关资源
- STM32 led 时钟
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 利用DS1302和msp430进行闹钟和万年历的
- 单片机电子时钟 闹钟 日历
- gmsk调制在FPGA上实现
- DAS1302蜂鸣 独立按键 闹钟设定 IIC存储
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- 单片机数字时钟包附电路图 源程序
- 软件方法测试RTX时钟
- (MFC) 时钟日期程序
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- 图形学集成程序dda、中点算法、多边
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- flash透明时钟140个
- ddr_verilog
- actel fpga外部输入时钟毛刺问题排查与
评论
共有 条评论