资源简介
本实验为自主选题设计实验,实验选择具有倒计时显示功能的红黄绿三色交通设计,实验中采用verilog HDL 作为设计功能描述语言,选用Altera公司的MAX II EPM240T100C5最为主控芯片,实验报告中简要介绍了MAX II系列器件,并给出了设计电路图,详细的介绍了交通灯的设计流程,实验报告中还附有实验代码实验结果照片图。
代码片段和文件信息
- 上一篇:ocilib-4.3.3-windows.zip
- 下一篇:网上花店网站源码
相关资源
- Clifford E. Cummings论文合集
- 带语音提示的交通灯控制系统礼包.
- Verilog官方语法
-
FSM-ba
sed Digital Design using Verilog HDL - Verilog HDL入门第三版.pdf
- FPGA数字时钟含闹钟
- Verilog语言实现智能6层单电梯
- Writing Testbenches using systemverilog.pdf
- 矩阵键盘的简易计算器带仿真代码
- Verilog数字钟自动计时+手动校时+倒计
- Verilog时钟带闹铃等功能
- rs232串口收发verilog程序
- UART收发完整verilog代码
- 停车场车辆进出计数+状态机Verilog H
- 按键计数器+按键去抖Verilog HDL
- 简单的verilog贪吃蛇小程序
- 单周期CPU设计verilog
- 基于Verilog语言的电子秒表设计
- FPGAUART,基于QUARTusII环境,verilog语言
- 出租车模拟计费器 上海交通大学电子
- FPGA 控制DM9000A进行以太网数据收发的
- eetop.cn_SystemVerilogforDesign(2ndedition)
- log_verilog.rar
- 交通灯&四人抢答器梯形图程序AB
- verilog数字电路课程设计--洗衣机
- UART IP核(verilog代码及说明文档)
- verilog电子琴仿真
- 夏宇闻-Verilog经典教程.pdf
- 基于FPGA的数字钟设计
- 中值滤波verilog代码
评论
共有 条评论