资源简介
七分频 quartus实现 verilog,附有仿真波形。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1722 2010-10-05 19:29 divide_7\db\divide_7.(0).cnf.cdb
文件 725 2010-10-05 19:29 divide_7\db\divide_7.(0).cnf.hdb
文件 2228 2010-10-08 00:21 divide_7\db\divide_7.asm.qmsg
文件 1330 2010-10-08 00:21 divide_7\db\divide_7.asm.rdb
文件 7636 2010-10-08 00:21 divide_7\db\divide_7.asm_labs.ddb
文件 90 2010-10-08 00:21 divide_7\db\divide_7.cbx.xml
文件 449 2010-10-08 00:21 divide_7\db\divide_7.cmp.bpm
文件 212 2010-10-08 00:20 divide_7\db\divide_7.cmp.cbp
文件 4515 2010-10-08 00:21 divide_7\db\divide_7.cmp.cdb
文件 28 2010-10-08 00:21 divide_7\db\divide_7.cmp.ecobp
文件 8179 2010-10-08 00:21 divide_7\db\divide_7.cmp.hdb
文件 212 2010-10-08 00:21 divide_7\db\divide_7.cmp.kpt
文件 8263 2010-10-08 00:21 divide_7\db\divide_7.cmp.logdb
文件 19082 2010-10-08 00:21 divide_7\db\divide_7.cmp.rdb
文件 217 2010-10-08 00:20 divide_7\db\divide_7.cmp_merge.kpt
文件 289728 2010-10-08 00:21 divide_7\db\divide_7.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
文件 286455 2010-10-08 00:21 divide_7\db\divide_7.cuda_io_sim_cache.31um_tt_1200mv_85c_slow.hsd
文件 152 2010-10-05 18:45 divide_7\db\divide_7.db_info
文件 176 2010-10-08 00:27 divide_7\db\divide_7.eco.cdb
文件 3 2010-10-08 00:21 divide_7\db\divide_7.eds_overflow
文件 26436 2010-10-08 00:21 divide_7\db\divide_7.fit.qmsg
文件 1831 2010-10-08 00:21 divide_7\db\divide_7.fnsim.cdb
文件 8179 2010-10-08 00:21 divide_7\db\divide_7.fnsim.hdb
文件 2948 2010-10-08 00:21 divide_7\db\divide_7.fnsim.qmsg
文件 406 2010-10-08 00:21 divide_7\db\divide_7.hier_info
文件 774 2010-10-08 00:20 divide_7\db\divide_7.hif
文件 430 2010-10-08 00:21 divide_7\db\divide_7.lpc.html
文件 400 2010-10-08 00:21 divide_7\db\divide_7.lpc.rdb
文件 1060 2010-10-08 00:21 divide_7\db\divide_7.lpc.txt
文件 437 2010-10-08 00:20 divide_7\db\divide_7.map.bpm
............此处省略80个文件信息
----------- --------- ---------- ----- ----
文件 1722 2010-10-05 19:29 divide_7\db\divide_7.(0).cnf.cdb
文件 725 2010-10-05 19:29 divide_7\db\divide_7.(0).cnf.hdb
文件 2228 2010-10-08 00:21 divide_7\db\divide_7.asm.qmsg
文件 1330 2010-10-08 00:21 divide_7\db\divide_7.asm.rdb
文件 7636 2010-10-08 00:21 divide_7\db\divide_7.asm_labs.ddb
文件 90 2010-10-08 00:21 divide_7\db\divide_7.cbx.xm
文件 449 2010-10-08 00:21 divide_7\db\divide_7.cmp.bpm
文件 212 2010-10-08 00:20 divide_7\db\divide_7.cmp.cbp
文件 4515 2010-10-08 00:21 divide_7\db\divide_7.cmp.cdb
文件 28 2010-10-08 00:21 divide_7\db\divide_7.cmp.ecobp
文件 8179 2010-10-08 00:21 divide_7\db\divide_7.cmp.hdb
文件 212 2010-10-08 00:21 divide_7\db\divide_7.cmp.kpt
文件 8263 2010-10-08 00:21 divide_7\db\divide_7.cmp.logdb
文件 19082 2010-10-08 00:21 divide_7\db\divide_7.cmp.rdb
文件 217 2010-10-08 00:20 divide_7\db\divide_7.cmp_merge.kpt
文件 289728 2010-10-08 00:21 divide_7\db\divide_7.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
文件 286455 2010-10-08 00:21 divide_7\db\divide_7.cuda_io_sim_cache.31um_tt_1200mv_85c_slow.hsd
文件 152 2010-10-05 18:45 divide_7\db\divide_7.db_info
文件 176 2010-10-08 00:27 divide_7\db\divide_7.eco.cdb
文件 3 2010-10-08 00:21 divide_7\db\divide_7.eds_overflow
文件 26436 2010-10-08 00:21 divide_7\db\divide_7.fit.qmsg
文件 1831 2010-10-08 00:21 divide_7\db\divide_7.fnsim.cdb
文件 8179 2010-10-08 00:21 divide_7\db\divide_7.fnsim.hdb
文件 2948 2010-10-08 00:21 divide_7\db\divide_7.fnsim.qmsg
文件 406 2010-10-08 00:21 divide_7\db\divide_7.hier_info
文件 774 2010-10-08 00:20 divide_7\db\divide_7.hif
文件 430 2010-10-08 00:21 divide_7\db\divide_7.lpc.html
文件 400 2010-10-08 00:21 divide_7\db\divide_7.lpc.rdb
文件 1060 2010-10-08 00:21 divide_7\db\divide_7.lpc.txt
文件 437 2010-10-08 00:20 divide_7\db\divide_7.map.bpm
............此处省略80个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论