资源简介
Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波Verilog语言生成正弦波
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-07-20 15:11 sin123\
文件 363 2015-01-26 20:59 sin123\clk_54k.v
目录 0 2018-07-20 15:11 sin123\db\
文件 10907 2018-07-20 15:01 sin123\db\altsyncram_au81.tdf
文件 12232 2018-07-20 15:01 sin123\db\logic_util_heursitic.dat
文件 118513 2015-01-27 16:42 sin123\db\prev_cmp_sin2.qmsg
文件 2191 2018-07-20 15:01 sin123\db\sin2.(0).cnf.cdb
文件 1240 2018-07-20 15:01 sin123\db\sin2.(0).cnf.hdb
文件 1721 2018-07-20 15:01 sin123\db\sin2.(1).cnf.cdb
文件 749 2018-07-20 15:01 sin123\db\sin2.(1).cnf.hdb
文件 5596 2018-07-20 15:01 sin123\db\sin2.(2).cnf.cdb
文件 1442 2018-07-20 15:01 sin123\db\sin2.(2).cnf.hdb
文件 1781 2018-07-20 15:01 sin123\db\sin2.(3).cnf.cdb
文件 1039 2018-07-20 15:01 sin123\db\sin2.(3).cnf.hdb
文件 1439 2018-07-20 15:01 sin123\db\sin2.(4).cnf.cdb
文件 797 2018-07-20 15:01 sin123\db\sin2.(4).cnf.hdb
文件 2133 2018-07-20 15:01 sin123\db\sin2.(5).cnf.cdb
文件 688 2018-07-20 15:01 sin123\db\sin2.(5).cnf.hdb
文件 3763 2018-07-20 15:01 sin123\db\sin2.(6).cnf.cdb
文件 1319 2018-07-20 15:01 sin123\db\sin2.(6).cnf.hdb
文件 2473 2018-07-20 15:01 sin123\db\sin2.asm.qmsg
文件 1367 2018-07-20 15:01 sin123\db\sin2.asm.rdb
文件 18803 2018-07-20 15:01 sin123\db\sin2.asm_labs.ddb
文件 210 2018-07-20 15:01 sin123\db\sin2.cbx.xml
文件 792 2018-07-20 15:01 sin123\db\sin2.cmp.bpm
文件 32629 2018-07-20 15:01 sin123\db\sin2.cmp.cdb
文件 17361 2018-07-20 15:01 sin123\db\sin2.cmp.hdb
文件 16016 2018-07-20 15:01 sin123\db\sin2.cmp.idb
文件 203 2018-07-20 15:01 sin123\db\sin2.cmp.kpt
文件 18760 2018-07-20 15:01 sin123\db\sin2.cmp.logdb
文件 29021 2018-07-20 15:01 sin123\db\sin2.cmp.rdb
............此处省略1218个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-07-20 15:11 sin123\
文件 363 2015-01-26 20:59 sin123\clk_54k.v
目录 0 2018-07-20 15:11 sin123\db\
文件 10907 2018-07-20 15:01 sin123\db\altsyncram_au81.tdf
文件 12232 2018-07-20 15:01 sin123\db\logic_util_heursitic.dat
文件 118513 2015-01-27 16:42 sin123\db\prev_cmp_sin2.qmsg
文件 2191 2018-07-20 15:01 sin123\db\sin2.(0).cnf.cdb
文件 1240 2018-07-20 15:01 sin123\db\sin2.(0).cnf.hdb
文件 1721 2018-07-20 15:01 sin123\db\sin2.(1).cnf.cdb
文件 749 2018-07-20 15:01 sin123\db\sin2.(1).cnf.hdb
文件 5596 2018-07-20 15:01 sin123\db\sin2.(2).cnf.cdb
文件 1442 2018-07-20 15:01 sin123\db\sin2.(2).cnf.hdb
文件 1781 2018-07-20 15:01 sin123\db\sin2.(3).cnf.cdb
文件 1039 2018-07-20 15:01 sin123\db\sin2.(3).cnf.hdb
文件 1439 2018-07-20 15:01 sin123\db\sin2.(4).cnf.cdb
文件 797 2018-07-20 15:01 sin123\db\sin2.(4).cnf.hdb
文件 2133 2018-07-20 15:01 sin123\db\sin2.(5).cnf.cdb
文件 688 2018-07-20 15:01 sin123\db\sin2.(5).cnf.hdb
文件 3763 2018-07-20 15:01 sin123\db\sin2.(6).cnf.cdb
文件 1319 2018-07-20 15:01 sin123\db\sin2.(6).cnf.hdb
文件 2473 2018-07-20 15:01 sin123\db\sin2.asm.qmsg
文件 1367 2018-07-20 15:01 sin123\db\sin2.asm.rdb
文件 18803 2018-07-20 15:01 sin123\db\sin2.asm_labs.ddb
文件 210 2018-07-20 15:01 sin123\db\sin2.cbx.xm
文件 792 2018-07-20 15:01 sin123\db\sin2.cmp.bpm
文件 32629 2018-07-20 15:01 sin123\db\sin2.cmp.cdb
文件 17361 2018-07-20 15:01 sin123\db\sin2.cmp.hdb
文件 16016 2018-07-20 15:01 sin123\db\sin2.cmp.idb
文件 203 2018-07-20 15:01 sin123\db\sin2.cmp.kpt
文件 18760 2018-07-20 15:01 sin123\db\sin2.cmp.logdb
文件 29021 2018-07-20 15:01 sin123\db\sin2.cmp.rdb
............此处省略1218个文件信息
- 上一篇:17天搞定GRE单词杨鹏完全版.pdf
- 下一篇:stm32霍尔传感器测速程序
相关资源
- 基于ISE14.7中的RAM模块IP核,采用Veri
- 《verilog-数字系统设计课程》(第三版
- VERILOG入门实验一 基于FPGA DDS正弦信号
- FPGADE2-115实验板+VGA显示+键盘控制+Qu
- FPGA数字信号处理一数字混频
- vhdl或verilog语言设计一个8位的具有2
- FPGA等精度测频法 ISE下verilog实现
- 七分频 quartus实现 verilog
- SystemVerilog for Verification.pdf
- 信号发生器的设计
- 基于FPGA的DDS任意波形发生器
- 基于Verilog的简易电子琴
- Altera 官方SDRAM_controller IP CORE源代码
- SPWM正弦波计算函数
- Verilog 语言经典入门书籍 夏宇闻编写
- 椭圆曲线加密算法verilog代码强力推荐
- verilog冒泡排序算法
- 基于FPGA的数字频率计ISE工程
- systemverilog经典教程
- 贪吃蛇源码verilog
- ad9851 DDS 程序STM32 C51本人亲自调试
- systemverilog_3.1a
- 基于fpga的dds可调频1-20MHZ,调幅,调相
- Verilog实现的FIFO模型
- 512FFT Verilog源代码
- 基于STM32示波器 DDS信号发生器.zip
- 基于Verilog HDL的2FSK调制
- 串口通信的Verilog代码及TestBench
- FPGA中Verilog语言实现生成三角波
- 用VerilogHDL语言编写的基于FBGA的四位数
评论
共有 条评论