资源简介
本程序完成以下功能
1. 基本部分
当控制开关启,固定间 隔一段时(例如 3s)之后,指示灯点亮。
完成一次测试后,将 被测试者的 反应时间显示在数码管上 。
如果指示灯点亮前, 被测试者按下键,视为违规应给出警示。
2. 2. 提高部分
(1)(1)(1)当控制开关启,随机间 隔一段时(时间不宜过长,例如 <= 5s)之后,指示灯点亮。
(2)(2) 两人比赛谁先按下键, 指示 谁是 获胜者 ,并显示其反应 时间。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1262 2014-04-14 12:38 m5.3(for 115)\m51040.qpf
文件 4659 2014-06-20 15:16 m5.3(for 115)\m51040.qsf
文件 1289 2014-04-16 09:35 m5.3(for 115)\count_module.v.bak
文件 645 2014-04-16 09:41 m5.3(for 115)\who_first.v
文件 462 2014-06-20 15:16 m5.3(for 115)\m51040.map.summary
文件 639 2014-04-16 09:39 m5.3(for 115)\who_first.v.bak
文件 4422 2014-04-16 09:43 m5.3(for 115)\m51040.qsf.bak
文件 142 2014-04-15 00:35 m5.3(for 115)\m51040.map.smsg
文件 27419 2014-06-20 15:17 m5.3(for 115)\m51040.pin
文件 513 2014-06-20 15:17 m5.3(for 115)\m51040.fit.smsg
文件 601 2014-06-20 15:17 m5.3(for 115)\m51040.fit.summary
文件 151050 2014-06-20 15:17 m5.3(for 115)\m51040.sof
文件 524474 2014-06-20 15:17 m5.3(for 115)\m51040.pof
文件 1514 2014-06-20 15:17 m5.3(for 115)\m51040.tan.summary
文件 26 2014-06-20 15:17 m5.3(for 115)\m51040.done
文件 239 2014-04-15 09:27 m5.3(for 115)\m51040.dpf
文件 527 2014-04-15 23:20 m5.3(for 115)\key_win.v.bak
文件 1443 2014-04-15 23:35 m5.3(for 115)\time_count.v.bak
文件 1531 2014-04-15 23:42 m5.3(for 115)\constant_time_module.v.bak
文件 137 2014-04-14 12:38 m5.3(for 115)\db\m51040.db_info
文件 3392 2014-06-20 15:16 m5.3(for 115)\db\m51040.lpc.txt
文件 1771 2014-06-20 15:16 m5.3(for 115)\db\m51040.rtlv_sg_swap.cdb
文件 4248 2014-06-20 15:16 m5.3(for 115)\db\m51040.lpc.html
文件 254 2014-06-20 15:16 m5.3(for 115)\db\m51040.smp_dump.txt
文件 4 2014-06-20 15:16 m5.3(for 115)\db\m51040.map_bb.logdb
文件 1941 2014-06-14 19:14 m5.3(for 115)\db\lpm_divide_dem.tdf
文件 46675 2014-06-20 15:16 m5.3(for 115)\db\m51040.sgdiff.cdb
文件 424 2014-06-20 15:16 m5.3(for 115)\db\m51040.cbx.xml
文件 416956 2014-06-20 15:17 m5.3(for 115)\db\m51040.fit.qmsg
文件 2190 2014-06-20 15:17 m5.3(for 115)\db\m51040.asm.qmsg
............此处省略196个文件信息
----------- --------- ---------- ----- ----
文件 1262 2014-04-14 12:38 m5.3(for 115)\m51040.qpf
文件 4659 2014-06-20 15:16 m5.3(for 115)\m51040.qsf
文件 1289 2014-04-16 09:35 m5.3(for 115)\count_module.v.bak
文件 645 2014-04-16 09:41 m5.3(for 115)\who_first.v
文件 462 2014-06-20 15:16 m5.3(for 115)\m51040.map.summary
文件 639 2014-04-16 09:39 m5.3(for 115)\who_first.v.bak
文件 4422 2014-04-16 09:43 m5.3(for 115)\m51040.qsf.bak
文件 142 2014-04-15 00:35 m5.3(for 115)\m51040.map.smsg
文件 27419 2014-06-20 15:17 m5.3(for 115)\m51040.pin
文件 513 2014-06-20 15:17 m5.3(for 115)\m51040.fit.smsg
文件 601 2014-06-20 15:17 m5.3(for 115)\m51040.fit.summary
文件 151050 2014-06-20 15:17 m5.3(for 115)\m51040.sof
文件 524474 2014-06-20 15:17 m5.3(for 115)\m51040.pof
文件 1514 2014-06-20 15:17 m5.3(for 115)\m51040.tan.summary
文件 26 2014-06-20 15:17 m5.3(for 115)\m51040.done
文件 239 2014-04-15 09:27 m5.3(for 115)\m51040.dpf
文件 527 2014-04-15 23:20 m5.3(for 115)\key_win.v.bak
文件 1443 2014-04-15 23:35 m5.3(for 115)\time_count.v.bak
文件 1531 2014-04-15 23:42 m5.3(for 115)\constant_time_module.v.bak
文件 137 2014-04-14 12:38 m5.3(for 115)\db\m51040.db_info
文件 3392 2014-06-20 15:16 m5.3(for 115)\db\m51040.lpc.txt
文件 1771 2014-06-20 15:16 m5.3(for 115)\db\m51040.rtlv_sg_swap.cdb
文件 4248 2014-06-20 15:16 m5.3(for 115)\db\m51040.lpc.html
文件 254 2014-06-20 15:16 m5.3(for 115)\db\m51040.smp_dump.txt
文件 4 2014-06-20 15:16 m5.3(for 115)\db\m51040.map_bb.logdb
文件 1941 2014-06-14 19:14 m5.3(for 115)\db\lpm_divide_dem.tdf
文件 46675 2014-06-20 15:16 m5.3(for 115)\db\m51040.sgdiff.cdb
文件 424 2014-06-20 15:16 m5.3(for 115)\db\m51040.cbx.xm
文件 416956 2014-06-20 15:17 m5.3(for 115)\db\m51040.fit.qmsg
文件 2190 2014-06-20 15:17 m5.3(for 115)\db\m51040.asm.qmsg
............此处省略196个文件信息
相关资源
- verilog 2001 语法标准
- 基于verilog代码实现fpga ethernet接口
- SILVACO athena
- 多摩川绝对值编码器接口CPLD程序ver
- 用Verilog实现MIPS31条指令
- 基于Verilog的蜂鸣器播放《纸短情长》
- Verilog_HDL教程.pdf
- VERILOG-边缘检测
- Reuse Methodology Manual for System-On-A-Chip
- Verilog数字系统设计教程(第二版)
- verilog hdl vhdl实用100个 quartus 2 仿真 源
- AD5764配置程序
- Verilog全局阈值
- BoxedApp封装其3.2.3。9
- SVA_ The Power of Assertions in SystemVerilog
- Verilog 实现的UART通讯
- Verilog语言生成正弦波
- 基于ISE14.7中的RAM模块IP核,采用Veri
- 《verilog-数字系统设计课程》(第三版
- VERILOG入门实验一 基于FPGA DDS正弦信号
- FPGADE2-115实验板+VGA显示+键盘控制+Qu
- FPGA数字信号处理一数字混频
- vhdl或verilog语言设计一个8位的具有2
- FPGA等精度测频法 ISE下verilog实现
- 七分频 quartus实现 verilog
- SystemVerilog for Verification.pdf
- EDA技术篮球比赛电子记分牌
- 基于VHDL十位奇偶校验器的设计
- EDA实验五 正弦信号发生器的设计
- 基于Verilog的简易电子琴
评论
共有 条评论