资源简介
基于FPGA+AD7606的数据采集系统，频率可调节，亲测可用
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 3148770 2018-10-27 15:15 ad7606.rar
----------- --------- ---------- ----- ----
文件 3148770 2018-10-27 15:15 ad7606.rar
相关资源
- 简易CPU之verilog设计原创
- PM正交调制解调Verilog
- IEEE-1364-2001标准
- Verilog语言编写的流水线CPU
- 用verilog写得弹珠小游戏
- 测反应时间Verilog程序
- verilog 2001 语法标准
- 基于verilog代码实现fpga ethernet接口
- 多摩川绝对值编码器接口CPLD程序ver
- 用Verilog实现MIPS31条指令
- 基于Verilog的蜂鸣器播放《纸短情长》
- Verilog_HDL教程.pdf
- VERILOG-边缘检测
- Reuse Methodology Manual for System-On-A-Chip
- Verilog数字系统设计教程（第二版）
- verilog hdl vhdl实用100个 quartus 2 仿真 源
- AD5764配置程序
- Verilog全局阈值
- SVA_ The Power of Assertions in SystemVerilog
- Verilog 实现的UART通讯
- 黑金AD7606 stm32并行程序
- Verilog语言生成正弦波
- STM32与AD7606 并行程序
- 基于ISE14.7中的RAM模块IP核，采用Veri
- 《verilog-数字系统设计课程》（第三版
- VERILOG入门实验一 基于FPGA DDS正弦信号
- FPGADE2-115实验板+VGA显示+键盘控制+Qu
- FPGA数字信号处理一数字混频
- vhdl或verilog语言设计一个8位的具有2
- FPGA等精度测频法 ISE下verilog实现
川公网安备 51152502000135号
评论
共有 条评论