资源简介
本人初学者刚完成用verilog HDL 编写的等精度频率计,用Quartus II 8.1 编译仿真通过,愿与大家共同学习。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 906 2009-06-30 19:35 等精度频率计\djdplj.qpf
文件 2810 2009-07-07 09:23 等精度频率计\djdplj.qsf
文件 458 2009-07-01 22:25 等精度频率计\djdplj.map.summary
文件 40696 2009-07-01 22:25 等精度频率计\djdplj.map.rpt
文件 6466 2009-07-01 22:25 等精度频率计\djdplj.flow.rpt
文件 26 2009-07-07 10:38 等精度频率计\djdplj.done
文件 14918 2009-07-07 10:48 等精度频率计\djdplj.vwf
文件 4159 2009-07-07 09:45 等精度频率计\djdplj.v.bak
文件 4634 2009-07-07 10:07 等精度频率计\djdplj.v
文件 1103303 2009-07-07 10:38 等精度频率计\djdplj.sim.rpt
文件 1117 2009-07-07 10:51 等精度频率计\djdplj.qws
文件 741 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.dpi
文件 100504 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.kpt
文件 72301 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.atm
文件 14038 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.hdbx
文件 653 2009-07-01 22:25 等精度频率计\incremental_db\README
文件 136 2009-06-30 19:35 等精度频率计\db\djdplj.db_info
文件 3380 2009-07-07 10:38 等精度频率计\db\prev_cmp_djdplj.sim.qmsg
文件 3380 2009-07-07 10:38 等精度频率计\db\prev_cmp_djdplj.qmsg
文件 18542 2009-07-07 10:07 等精度频率计\db\djdplj.fnsim.qmsg
文件 3380 2009-07-07 10:38 等精度频率计\db\djdplj.sim.qmsg
文件 3351 2009-07-07 10:38 等精度频率计\db\djdplj.sim.hdb
文件 1417 2009-07-07 10:38 等精度频率计\db\djdplj.sim.cvwf
文件 44462 2009-07-07 10:38 等精度频率计\db\djdplj.sim.rdb
文件 14405 2009-07-01 22:25 等精度频率计\db\djdplj.hif
文件 448 2009-07-07 10:07 等精度频率计\db\djdplj.cbx.xml
文件 153 2009-07-07 10:51 等精度频率计\db\djdplj.sld_design_entry.sci
文件 160 2009-07-07 10:51 等精度频率计\db\djdplj.eco.cdb
文件 7775 2009-07-01 22:25 等精度频率计\db\djdplj.map_bb.hdbx
文件 34273 2009-07-07 10:07 等精度频率计\db\djdplj.fnsim.hdb
............此处省略54个文件信息
----------- --------- ---------- ----- ----
文件 906 2009-06-30 19:35 等精度频率计\djdplj.qpf
文件 2810 2009-07-07 09:23 等精度频率计\djdplj.qsf
文件 458 2009-07-01 22:25 等精度频率计\djdplj.map.summary
文件 40696 2009-07-01 22:25 等精度频率计\djdplj.map.rpt
文件 6466 2009-07-01 22:25 等精度频率计\djdplj.flow.rpt
文件 26 2009-07-07 10:38 等精度频率计\djdplj.done
文件 14918 2009-07-07 10:48 等精度频率计\djdplj.vwf
文件 4159 2009-07-07 09:45 等精度频率计\djdplj.v.bak
文件 4634 2009-07-07 10:07 等精度频率计\djdplj.v
文件 1103303 2009-07-07 10:38 等精度频率计\djdplj.sim.rpt
文件 1117 2009-07-07 10:51 等精度频率计\djdplj.qws
文件 741 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.dpi
文件 100504 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.kpt
文件 72301 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.atm
文件 14038 2009-07-01 22:25 等精度频率计\incremental_db\compiled_partitions\djdplj.root_partition.map.hdbx
文件 653 2009-07-01 22:25 等精度频率计\incremental_db\README
文件 136 2009-06-30 19:35 等精度频率计\db\djdplj.db_info
文件 3380 2009-07-07 10:38 等精度频率计\db\prev_cmp_djdplj.sim.qmsg
文件 3380 2009-07-07 10:38 等精度频率计\db\prev_cmp_djdplj.qmsg
文件 18542 2009-07-07 10:07 等精度频率计\db\djdplj.fnsim.qmsg
文件 3380 2009-07-07 10:38 等精度频率计\db\djdplj.sim.qmsg
文件 3351 2009-07-07 10:38 等精度频率计\db\djdplj.sim.hdb
文件 1417 2009-07-07 10:38 等精度频率计\db\djdplj.sim.cvwf
文件 44462 2009-07-07 10:38 等精度频率计\db\djdplj.sim.rdb
文件 14405 2009-07-01 22:25 等精度频率计\db\djdplj.hif
文件 448 2009-07-07 10:07 等精度频率计\db\djdplj.cbx.xm
文件 153 2009-07-07 10:51 等精度频率计\db\djdplj.sld_design_entry.sci
文件 160 2009-07-07 10:51 等精度频率计\db\djdplj.eco.cdb
文件 7775 2009-07-01 22:25 等精度频率计\db\djdplj.map_bb.hdbx
文件 34273 2009-07-07 10:07 等精度频率计\db\djdplj.fnsim.hdb
............此处省略54个文件信息
- 上一篇:空手道俱乐部官方数据集
- 下一篇:模拟Butterworth低通滤波器设计
相关资源
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - 基于VHDL的TFT LCD屏控制器的CPLD程序
- Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- 基于VHDL的4位二进制乘法器
- Master SPI的Verilog源代码(包括文档 测
- 交通灯的proteus仿真和用VHDL实现的代码
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- VHDL的课程设计:密码锁
- VHDL八人抢答器设计
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- vhdl实验二异步触发十进制加法计数器
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存(Cache)的Verilog代码
- 基于VHDL的多功能数字钟
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
- 用Verilog写的等效采样程序
评论
共有 条评论