资源简介
Verilog HDL 计数器加数码管动态显示程序。数电作业,自己编写的。

代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
#include “xsi.h“
struct XSI_INFO xsi_info;
int main(int argc char **argv)
{
xsi_init_design(argc argv);
xsi_register_info(&xsi_info);
xsi_register_min_prec_unit(-12);
work_m_00000000002055756607_3574205876_init();
work_m_00000000000726344151_3581373318_init();
work_m_00000000004134447467_2073120511_init();
xsi_register_tops(“work_m_00000000000726344151_3581373318“);
xsi_register_tops(“work_m_00000000004134447467_2073120511“);
return xsi_run_simulation(argc argv);
}
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6 2016-11-22 14:11 jishuqi\.lso
文件 1012 2016-11-21 22:55 jishuqi\ceshi.v
文件 112 2016-11-21 22:54 jishuqi\ceshi_beh.prj
文件 82432 2016-11-21 22:54 jishuqi\ceshi_isim_beh.exe
文件 511244683 2016-11-21 22:59 jishuqi\ceshi_isim_beh.wdb
文件 1096 2016-11-21 22:54 jishuqi\fuse.log
文件 367 2016-11-21 22:54 jishuqi\fuse.xmsgs
文件 201 2016-11-21 22:54 jishuqi\fuseRelaunch.cmd
文件 1477 2016-11-24 12:02 jishuqi\impact.xsl
文件 188 2016-11-24 12:02 jishuqi\impact_impact.xwbt
文件 312 2016-11-22 14:11 jishuqi\iokou.ucf
文件 8132 2016-11-24 12:01 jishuqi\iseconfig\jishuqi.projectmgr
文件 20506 2016-11-24 11:58 jishuqi\iseconfig\jishuqi.xreport
文件 23481 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\ceshi_isim_beh.exe
文件 0 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\isimcrash.log
文件 3875 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\ISimEngine-DesignHierarchy.dbg
文件 562 2016-11-21 22:59 jishuqi\isim\ceshi_isim_beh.exe.sim\isimkernel.log
文件 36 2016-11-21 22:59 jishuqi\isim\ceshi_isim_beh.exe.sim\netId.dat
文件 1928 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\tmp_save\_1
文件 1353 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\ceshi_isim_beh.exe_main.c
文件 1266 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\ceshi_isim_beh.exe_main.nt.obj
文件 3999 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000000726344151_3581373318.c
文件 2784 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000000726344151_3581373318.didat
文件 1848 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000000726344151_3581373318.nt.obj
文件 3983 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000002055756607_3574205876.c
文件 2368 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000002055756607_3574205876.didat
文件 1982 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000002055756607_3574205876.nt.obj
文件 7959 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.c
文件 5500 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.didat
文件 3134 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.nt.obj
............此处省略121个文件信息
- 上一篇:Day1-NOI.rar
- 下一篇:ACM模板上海交大、浙大、吉林大学、邝斌
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
评论
共有 条评论