资源简介
Verilog HDL 计数器加数码管动态显示程序。数电作业,自己编写的。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
#include “xsi.h“
struct XSI_INFO xsi_info;
int main(int argc char **argv)
{
xsi_init_design(argc argv);
xsi_register_info(&xsi_info);
xsi_register_min_prec_unit(-12);
work_m_00000000002055756607_3574205876_init();
work_m_00000000000726344151_3581373318_init();
work_m_00000000004134447467_2073120511_init();
xsi_register_tops(“work_m_00000000000726344151_3581373318“);
xsi_register_tops(“work_m_00000000004134447467_2073120511“);
return xsi_run_simulation(argc argv);
}
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6 2016-11-22 14:11 jishuqi\.lso
文件 1012 2016-11-21 22:55 jishuqi\ceshi.v
文件 112 2016-11-21 22:54 jishuqi\ceshi_beh.prj
文件 82432 2016-11-21 22:54 jishuqi\ceshi_isim_beh.exe
文件 511244683 2016-11-21 22:59 jishuqi\ceshi_isim_beh.wdb
文件 1096 2016-11-21 22:54 jishuqi\fuse.log
文件 367 2016-11-21 22:54 jishuqi\fuse.xmsgs
文件 201 2016-11-21 22:54 jishuqi\fuseRelaunch.cmd
文件 1477 2016-11-24 12:02 jishuqi\impact.xsl
文件 188 2016-11-24 12:02 jishuqi\impact_impact.xwbt
文件 312 2016-11-22 14:11 jishuqi\iokou.ucf
文件 8132 2016-11-24 12:01 jishuqi\iseconfig\jishuqi.projectmgr
文件 20506 2016-11-24 11:58 jishuqi\iseconfig\jishuqi.xreport
文件 23481 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\ceshi_isim_beh.exe
文件 0 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\isimcrash.log
文件 3875 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\ISimEngine-DesignHierarchy.dbg
文件 562 2016-11-21 22:59 jishuqi\isim\ceshi_isim_beh.exe.sim\isimkernel.log
文件 36 2016-11-21 22:59 jishuqi\isim\ceshi_isim_beh.exe.sim\netId.dat
文件 1928 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\tmp_save\_1
文件 1353 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\ceshi_isim_beh.exe_main.c
文件 1266 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\ceshi_isim_beh.exe_main.nt.obj
文件 3999 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000000726344151_3581373318.c
文件 2784 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000000726344151_3581373318.didat
文件 1848 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000000726344151_3581373318.nt.obj
文件 3983 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000002055756607_3574205876.c
文件 2368 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000002055756607_3574205876.didat
文件 1982 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000002055756607_3574205876.nt.obj
文件 7959 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.c
文件 5500 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.didat
文件 3134 2016-11-21 22:54 jishuqi\isim\ceshi_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.nt.obj
............此处省略121个文件信息
- 上一篇:Day1-NOI.rar
- 下一篇:ACM模板上海交大、浙大、吉林大学、邝斌
相关资源
- 卡尔曼滤波算法在FPGA中实现-Verilog代
- 好几种接口的verilog程序,包括caneth
- 锁相环pll工作原理及verilog代码
- verilog ieee 1364-2005 IEEE标准
- AD9851调试 Verilog代码
- 数字电路设计与VerilogHDL.pdf
- FPGA课程设计-硬件乐曲演奏Verilog HDL
- Verilog数字系统设计教程夏闻宇
- ad7606 verilog
- 简易CPU之verilog设计原创
- PM正交调制解调Verilog
- IEEE-1364-2001标准
- Verilog语言编写的流水线CPU
- VHDL全集+代码
- 用verilog写得弹珠小游戏
- 基于FPGA的闹钟系统设计
- 基于FPGA的电子琴
- 测反应时间Verilog程序
- BCH码的VHDL实现
- verilog 2001 语法标准
- 基于verilog代码实现fpga ethernet接口
- 多摩川绝对值编码器接口CPLD程序ver
- DDS 含调频,调幅,调相VHDL源程序
- 用Verilog实现MIPS31条指令
- 基于Verilog的蜂鸣器播放《纸短情长》
- Verilog_HDL教程.pdf
- VERILOG-边缘检测
- VHDL实现可执行10条指令的CPU
- 基于VHDL的程序设计集
- Reuse Methodology Manual for System-On-A-Chip
评论
共有 条评论