资源简介
【FPGA】DDS信号发生器,频率可调(通过clk分频来调节),相位可调(通过更改mif文件或者改变寻址起始位置)
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-03-26 09:31 AD_DA (1)\
文件 1316 2018-03-23 21:49 AD_DA (1)\adda_test.qpf
文件 17163 2018-03-26 09:31 AD_DA (1)\adda_test.qsf
文件 2557 2018-03-23 21:58 AD_DA (1)\adda_test.qsf.bak
文件 1507 2018-03-26 09:31 AD_DA (1)\adda_test.qws
文件 3062 2018-03-26 09:28 AD_DA (1)\adda_test.v
文件 784 2018-03-23 21:57 AD_DA (1)\adda_test.v.bak
目录 0 2018-03-26 09:31 AD_DA (1)\db\
文件 203 2018-03-26 09:29 AD_DA (1)\db\.cmp.kpt
文件 5302 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.cdb
文件 2356 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.hdb
文件 1887 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.cdb
文件 1031 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.cdb
文件 1038 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.hdb
文件 1532 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.hdb
文件 2062 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.cdb
文件 1039 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.hdb
文件 1921 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.cdb
文件 1041 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.cdb
文件 806 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.hdb
文件 1931 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.hdb
............此处省略295个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-03-26 09:31 AD_DA (1)\
文件 1316 2018-03-23 21:49 AD_DA (1)\adda_test.qpf
文件 17163 2018-03-26 09:31 AD_DA (1)\adda_test.qsf
文件 2557 2018-03-23 21:58 AD_DA (1)\adda_test.qsf.bak
文件 1507 2018-03-26 09:31 AD_DA (1)\adda_test.qws
文件 3062 2018-03-26 09:28 AD_DA (1)\adda_test.v
文件 784 2018-03-23 21:57 AD_DA (1)\adda_test.v.bak
目录 0 2018-03-26 09:31 AD_DA (1)\db\
文件 203 2018-03-26 09:29 AD_DA (1)\db\.cmp.kpt
文件 5302 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.cdb
文件 2356 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.hdb
文件 1887 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.cdb
文件 1031 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.cdb
文件 1038 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.hdb
文件 1532 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.hdb
文件 2062 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.cdb
文件 1039 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.hdb
文件 1921 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.cdb
文件 1041 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.cdb
文件 806 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.hdb
文件 1931 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.hdb
............此处省略295个文件信息
- 上一篇:FPC1020AM.7z
- 下一篇:MAPINFO12.0.028版本的破解文件
相关资源
- cdcm6208_spi
- 基于Verilog的数字频率计的代码
- Verilog Ieee 1588
- Verilog实现电子密码锁设计
- Verilong HDL入门第三版夏宇闻
- Xilinx Basy2板子动态显示译码加计数器
- 卡尔曼滤波算法在FPGA中实现-Verilog代
- 好几种接口的verilog程序,包括caneth
- 锁相环pll工作原理及verilog代码
- verilog ieee 1364-2005 IEEE标准
- AD9851调试 Verilog代码
- 数字电路设计与VerilogHDL.pdf
- FPGA课程设计-硬件乐曲演奏Verilog HDL
- Verilog数字系统设计教程夏闻宇
- ad7606 verilog
- 简易CPU之verilog设计原创
- PM正交调制解调Verilog
- IEEE-1364-2001标准
- Verilog语言编写的流水线CPU
- 用verilog写得弹珠小游戏
- 测反应时间Verilog程序
- verilog 2001 语法标准
- 基于verilog代码实现fpga ethernet接口
- 多摩川绝对值编码器接口CPLD程序ver
- 用Verilog实现MIPS31条指令
- 基于Verilog的蜂鸣器播放《纸短情长》
- Verilog_HDL教程.pdf
- VERILOG-边缘检测
- Reuse Methodology Manual for System-On-A-Chip
- Verilog数字系统设计教程(第二版)
评论
共有 条评论