资源简介
【FPGA】DDS信号发生器,频率可调(通过clk分频来调节),相位可调(通过更改mif文件或者改变寻址起始位置)

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-03-26 09:31 AD_DA (1)\
文件 1316 2018-03-23 21:49 AD_DA (1)\adda_test.qpf
文件 17163 2018-03-26 09:31 AD_DA (1)\adda_test.qsf
文件 2557 2018-03-23 21:58 AD_DA (1)\adda_test.qsf.bak
文件 1507 2018-03-26 09:31 AD_DA (1)\adda_test.qws
文件 3062 2018-03-26 09:28 AD_DA (1)\adda_test.v
文件 784 2018-03-23 21:57 AD_DA (1)\adda_test.v.bak
目录 0 2018-03-26 09:31 AD_DA (1)\db\
文件 203 2018-03-26 09:29 AD_DA (1)\db\.cmp.kpt
文件 5302 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.cdb
文件 2356 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.hdb
文件 1887 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.cdb
文件 1031 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.cdb
文件 1038 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.hdb
文件 1532 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.hdb
文件 2062 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.cdb
文件 1039 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.hdb
文件 1921 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.cdb
文件 1041 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.cdb
文件 806 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.hdb
文件 1931 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.hdb
............此处省略295个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-03-26 09:31 AD_DA (1)\
文件 1316 2018-03-23 21:49 AD_DA (1)\adda_test.qpf
文件 17163 2018-03-26 09:31 AD_DA (1)\adda_test.qsf
文件 2557 2018-03-23 21:58 AD_DA (1)\adda_test.qsf.bak
文件 1507 2018-03-26 09:31 AD_DA (1)\adda_test.qws
文件 3062 2018-03-26 09:28 AD_DA (1)\adda_test.v
文件 784 2018-03-23 21:57 AD_DA (1)\adda_test.v.bak
目录 0 2018-03-26 09:31 AD_DA (1)\db\
文件 203 2018-03-26 09:29 AD_DA (1)\db\.cmp.kpt
文件 5302 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.cdb
文件 2356 2018-03-26 09:28 AD_DA (1)\db\adda_test.(0).cnf.hdb
文件 1887 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.cdb
文件 1031 2018-03-26 09:28 AD_DA (1)\db\adda_test.(1).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.cdb
文件 1038 2018-03-26 09:28 AD_DA (1)\db\adda_test.(10).cnf.hdb
文件 1532 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(11).cnf.hdb
文件 2062 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(12).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.cdb
文件 1039 2018-03-26 09:28 AD_DA (1)\db\adda_test.(13).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.cdb
文件 815 2018-03-26 09:28 AD_DA (1)\db\adda_test.(14).cnf.hdb
文件 1921 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(15).cnf.hdb
文件 1891 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.cdb
文件 1041 2018-03-26 09:28 AD_DA (1)\db\adda_test.(16).cnf.hdb
文件 1533 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.cdb
文件 806 2018-03-26 09:28 AD_DA (1)\db\adda_test.(17).cnf.hdb
文件 1931 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.cdb
文件 685 2018-03-26 09:28 AD_DA (1)\db\adda_test.(18).cnf.hdb
............此处省略295个文件信息
- 上一篇:FPC1020AM.7z
- 下一篇:MAPINFO12.0.028版本的破解文件
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论