资源简介
王金明:《Verilog HDL程序设计教程》及相关源码.rar
Verilog HDL程序设计教程.pdf
examples.pdf
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 14721 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.acf
文件 1510 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.hif
文件 582 2003-12-04 22:13 王金明:《Verilog HDL程序设计教程》\chap10\acc.v
文件 273 2003-12-06 16:09 王金明:《Verilog HDL程序设计教程》\chap10\accn.v
文件 132 2003-11-25 19:32 王金明:《Verilog HDL程序设计教程》\chap10\add8.v
文件 313 2003-12-06 19:02 王金明:《Verilog HDL程序设计教程》\chap10\adder8.v
文件 190 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block1.v
文件 191 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block2.v
文件 183 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block3.v
文件 191 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\block4.v
文件 1371 2003-12-06 19:05 王金明:《Verilog HDL程序设计教程》\chap10\control.v
文件 946 2003-12-06 19:04 王金明:《Verilog HDL程序设计教程》\chap10\fsm.v
文件 327 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\longframe1.v
文件 401 2003-12-04 22:17 王金明:《Verilog HDL程序设计教程》\chap10\longframe2.v
文件 872 2003-12-04 22:01 王金明:《Verilog HDL程序设计教程》\chap10\pipeline.v
文件 214 2003-12-04 22:10 王金明:《Verilog HDL程序设计教程》\chap10\reg8.v
文件 227 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource1.v
文件 319 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource2.v
文件 2068 2003-12-04 22:48 王金明:《Verilog HDL程序设计教程》\chap11\account.v
文件 3602 2003-12-04 22:43 王金明:《Verilog HDL程序设计教程》\chap11\clock.v
文件 304 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\count10.v
文件 312 2003-12-06 19:08 王金明:《Verilog HDL程序设计教程》\chap11\fre_ctrl.v
文件 155 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\latch_16.v
文件 889 2003-12-06 19:07 王金明:《Verilog HDL程序设计教程》\chap11\paobiao.v
文件 918 2003-12-04 22:37 王金明:《Verilog HDL程序设计教程》\chap11\sell.v
文件 3265 2003-12-04 22:31 王金明:《Verilog HDL程序设计教程》\chap11\song.v
文件 1815 2003-12-04 22:27 王金明:《Verilog HDL程序设计教程》\chap11\traffic.v
文件 1060 2003-12-04 22:52 王金明:《Verilog HDL程序设计教程》\chap12\add_ahead.v
文件 134 2003-11-25 19:50 王金明:《Verilog HDL程序设计教程》\chap12\add_bx.v
文件 659 2003-12-04 22:51 王金明:《Verilog HDL程序设计教程》\chap12\add_jl.v
............此处省略136个文件信息
----------- --------- ---------- ----- ----
文件 14721 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.acf
文件 1510 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.hif
文件 582 2003-12-04 22:13 王金明:《Verilog HDL程序设计教程》\chap10\acc.v
文件 273 2003-12-06 16:09 王金明:《Verilog HDL程序设计教程》\chap10\accn.v
文件 132 2003-11-25 19:32 王金明:《Verilog HDL程序设计教程》\chap10\add8.v
文件 313 2003-12-06 19:02 王金明:《Verilog HDL程序设计教程》\chap10\adder8.v
文件 190 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block1.v
文件 191 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block2.v
文件 183 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block3.v
文件 191 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\block4.v
文件 1371 2003-12-06 19:05 王金明:《Verilog HDL程序设计教程》\chap10\control.v
文件 946 2003-12-06 19:04 王金明:《Verilog HDL程序设计教程》\chap10\fsm.v
文件 327 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\longfr
文件 401 2003-12-04 22:17 王金明:《Verilog HDL程序设计教程》\chap10\longfr
文件 872 2003-12-04 22:01 王金明:《Verilog HDL程序设计教程》\chap10\pipeline.v
文件 214 2003-12-04 22:10 王金明:《Verilog HDL程序设计教程》\chap10\reg8.v
文件 227 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource1.v
文件 319 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource2.v
文件 2068 2003-12-04 22:48 王金明:《Verilog HDL程序设计教程》\chap11\account.v
文件 3602 2003-12-04 22:43 王金明:《Verilog HDL程序设计教程》\chap11\clock.v
文件 304 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\count10.v
文件 312 2003-12-06 19:08 王金明:《Verilog HDL程序设计教程》\chap11\fre_ctrl.v
文件 155 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\latch_16.v
文件 889 2003-12-06 19:07 王金明:《Verilog HDL程序设计教程》\chap11\paobiao.v
文件 918 2003-12-04 22:37 王金明:《Verilog HDL程序设计教程》\chap11\sell.v
文件 3265 2003-12-04 22:31 王金明:《Verilog HDL程序设计教程》\chap11\song.v
文件 1815 2003-12-04 22:27 王金明:《Verilog HDL程序设计教程》\chap11\traffic.v
文件 1060 2003-12-04 22:52 王金明:《Verilog HDL程序设计教程》\chap12\add_ahead.v
文件 134 2003-11-25 19:50 王金明:《Verilog HDL程序设计教程》\chap12\add_bx.v
文件 659 2003-12-04 22:51 王金明:《Verilog HDL程序设计教程》\chap12\add_jl.v
............此处省略136个文件信息
- 上一篇:算法导论22章课后习题答案
- 下一篇:TC IP数据包分析程序篇 小高知宏著
相关资源
- FPGA驱动DS18B20_Verilog
- FPGA_veriog_Quartus_DDS
- 李玮超基于MIPS指令集的32位CPU设计与
- verilog 串口 无刷直流电机驱动 PWM
- verilog HDL实现双线性插值视频缩放
- DDS信号发生器
- cdcm6208_spi
- CPU的VHDL实现 源代码及报告(东南大学
- 基于Verilog的数字频率计的代码
- Verilog Ieee 1588
- Verilog实现电子密码锁设计
- Verilong HDL入门第三版夏宇闻
- VHDL实现矩阵键盘
- LED阵列汉字显示实验
- Xilinx Basy2板子动态显示译码加计数器
- 卡尔曼滤波算法在FPGA中实现-Verilog代
- 好几种接口的verilog程序,包括caneth
- 锁相环pll工作原理及verilog代码
- verilog ieee 1364-2005 IEEE标准
- AD9851调试 Verilog代码
- 数字电路设计与VerilogHDL.pdf
- FPGA课程设计-硬件乐曲演奏Verilog HDL
- Verilog数字系统设计教程夏闻宇
- ad7606 verilog
- 简易CPU之verilog设计原创
- PM正交调制解调Verilog
- IEEE-1364-2001标准
- Verilog语言编写的流水线CPU
- VHDL全集+代码
- 用verilog写得弹珠小游戏
评论
共有 条评论