资源简介
王金明:《Verilog HDL程序设计教程》及相关源码.rar
Verilog HDL程序设计教程.pdf
examples.pdf
![](http://www.nz998.com/pic/48672.jpg)
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 14721 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.acf
文件 1510 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.hif
文件 582 2003-12-04 22:13 王金明:《Verilog HDL程序设计教程》\chap10\acc.v
文件 273 2003-12-06 16:09 王金明:《Verilog HDL程序设计教程》\chap10\accn.v
文件 132 2003-11-25 19:32 王金明:《Verilog HDL程序设计教程》\chap10\add8.v
文件 313 2003-12-06 19:02 王金明:《Verilog HDL程序设计教程》\chap10\adder8.v
文件 190 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block1.v
文件 191 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block2.v
文件 183 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block3.v
文件 191 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\block4.v
文件 1371 2003-12-06 19:05 王金明:《Verilog HDL程序设计教程》\chap10\control.v
文件 946 2003-12-06 19:04 王金明:《Verilog HDL程序设计教程》\chap10\fsm.v
文件 327 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\longframe1.v
文件 401 2003-12-04 22:17 王金明:《Verilog HDL程序设计教程》\chap10\longframe2.v
文件 872 2003-12-04 22:01 王金明:《Verilog HDL程序设计教程》\chap10\pipeline.v
文件 214 2003-12-04 22:10 王金明:《Verilog HDL程序设计教程》\chap10\reg8.v
文件 227 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource1.v
文件 319 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource2.v
文件 2068 2003-12-04 22:48 王金明:《Verilog HDL程序设计教程》\chap11\account.v
文件 3602 2003-12-04 22:43 王金明:《Verilog HDL程序设计教程》\chap11\clock.v
文件 304 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\count10.v
文件 312 2003-12-06 19:08 王金明:《Verilog HDL程序设计教程》\chap11\fre_ctrl.v
文件 155 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\latch_16.v
文件 889 2003-12-06 19:07 王金明:《Verilog HDL程序设计教程》\chap11\paobiao.v
文件 918 2003-12-04 22:37 王金明:《Verilog HDL程序设计教程》\chap11\sell.v
文件 3265 2003-12-04 22:31 王金明:《Verilog HDL程序设计教程》\chap11\song.v
文件 1815 2003-12-04 22:27 王金明:《Verilog HDL程序设计教程》\chap11\traffic.v
文件 1060 2003-12-04 22:52 王金明:《Verilog HDL程序设计教程》\chap12\add_ahead.v
文件 134 2003-11-25 19:50 王金明:《Verilog HDL程序设计教程》\chap12\add_bx.v
文件 659 2003-12-04 22:51 王金明:《Verilog HDL程序设计教程》\chap12\add_jl.v
............此处省略136个文件信息
----------- --------- ---------- ----- ----
文件 14721 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.acf
文件 1510 2004-07-31 00:28 王金明:《Verilog HDL程序设计教程》\chap10\acc.hif
文件 582 2003-12-04 22:13 王金明:《Verilog HDL程序设计教程》\chap10\acc.v
文件 273 2003-12-06 16:09 王金明:《Verilog HDL程序设计教程》\chap10\accn.v
文件 132 2003-11-25 19:32 王金明:《Verilog HDL程序设计教程》\chap10\add8.v
文件 313 2003-12-06 19:02 王金明:《Verilog HDL程序设计教程》\chap10\adder8.v
文件 190 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block1.v
文件 191 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block2.v
文件 183 2003-12-04 22:15 王金明:《Verilog HDL程序设计教程》\chap10\block3.v
文件 191 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\block4.v
文件 1371 2003-12-06 19:05 王金明:《Verilog HDL程序设计教程》\chap10\control.v
文件 946 2003-12-06 19:04 王金明:《Verilog HDL程序设计教程》\chap10\fsm.v
文件 327 2003-12-04 22:16 王金明:《Verilog HDL程序设计教程》\chap10\longfr
文件 401 2003-12-04 22:17 王金明:《Verilog HDL程序设计教程》\chap10\longfr
文件 872 2003-12-04 22:01 王金明:《Verilog HDL程序设计教程》\chap10\pipeline.v
文件 214 2003-12-04 22:10 王金明:《Verilog HDL程序设计教程》\chap10\reg8.v
文件 227 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource1.v
文件 319 2003-12-04 22:02 王金明:《Verilog HDL程序设计教程》\chap10\resource2.v
文件 2068 2003-12-04 22:48 王金明:《Verilog HDL程序设计教程》\chap11\account.v
文件 3602 2003-12-04 22:43 王金明:《Verilog HDL程序设计教程》\chap11\clock.v
文件 304 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\count10.v
文件 312 2003-12-06 19:08 王金明:《Verilog HDL程序设计教程》\chap11\fre_ctrl.v
文件 155 2003-12-04 22:24 王金明:《Verilog HDL程序设计教程》\chap11\latch_16.v
文件 889 2003-12-06 19:07 王金明:《Verilog HDL程序设计教程》\chap11\paobiao.v
文件 918 2003-12-04 22:37 王金明:《Verilog HDL程序设计教程》\chap11\sell.v
文件 3265 2003-12-04 22:31 王金明:《Verilog HDL程序设计教程》\chap11\song.v
文件 1815 2003-12-04 22:27 王金明:《Verilog HDL程序设计教程》\chap11\traffic.v
文件 1060 2003-12-04 22:52 王金明:《Verilog HDL程序设计教程》\chap12\add_ahead.v
文件 134 2003-11-25 19:50 王金明:《Verilog HDL程序设计教程》\chap12\add_bx.v
文件 659 2003-12-04 22:51 王金明:《Verilog HDL程序设计教程》\chap12\add_jl.v
............此处省略136个文件信息
- 上一篇:算法导论22章课后习题答案
- 下一篇:TC IP数据包分析程序篇 小高知宏著
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
评论
共有 条评论