资源简介
产生的信号可以是正弦波或方波、三角波、锯齿波;可以用SignalTap逻辑分析。可以用Model Sim仿真。全部打包在文件中。工程适用版本为Quartus II 13.0,不可低于该版本。
原理:采用DDS技术,将所需生成的波形写入ROM中,按照相位累加原理合成任意波形。
此方案得到的波形稳定,精度高,产生波形频率范围大,容易产生高频。
本实验在设计的模块中,包含以下功能:
(1)通过 freq 信号输入需要的频率的值;
(2)通过 wave_sel 信号选择所需的波形;
(3)通过 amp_adj 信号选择波形放大的倍数。
在该设计中,包含 3 个模块:
频率控制器,根据输入的频率值输出步进值 step_val 。
相位累加器,根据步进值 step_val 控制对应地址的变化。
波形放大器,对 rom 输出的数据进行放大。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 4875 2018-12-21 17:30 dds_test\c5_pin_model_dump.txt
文件 759 2018-12-21 17:30 dds_test\db\.cmp.kpt
文件 19137 2018-12-21 17:29 dds_test\db\altsyncram_e784.tdf
文件 40698 2018-12-21 16:51 dds_test\db\altsyncram_i784.tdf
文件 10430 2018-12-18 22:18 dds_test\db\altsyncram_maf1.tdf
文件 21201 2018-12-21 16:22 dds_test\db\altsyncram_q484.tdf
文件 9683 2018-12-21 13:20 dds_test\db\alt_u_div_qse.tdf
文件 1681 2018-12-21 16:22 dds_test\db\cmpr_99c.tdf
文件 1913 2018-12-21 16:22 dds_test\db\cmpr_c9c.tdf
文件 2003 2018-12-21 16:51 dds_test\db\cmpr_d9c.tdf
文件 4082 2018-12-21 16:22 dds_test\db\cntr_09i.tdf
文件 3671 2018-12-21 16:51 dds_test\db\cntr_19i.tdf
文件 4248 2018-12-21 16:51 dds_test\db\cntr_29i.tdf
文件 3994 2018-12-21 16:22 dds_test\db\cntr_4vi.tdf
文件 4836 2018-12-21 16:51 dds_test\db\cntr_82j.tdf
文件 3542 2018-12-21 16:22 dds_test\db\cntr_kri.tdf
文件 4082 2018-12-21 17:29 dds_test\db\cntr_t8i.tdf
文件 4082 2018-12-21 16:22 dds_test\db\cntr_v8i.tdf
文件 3021 2018-12-21 17:15 dds_test\db\dds.(0).cnf.cdb
文件 1477 2018-12-21 17:15 dds_test\db\dds.(0).cnf.hdb
文件 2532 2018-12-21 17:15 dds_test\db\dds.(1).cnf.cdb
文件 1264 2018-12-21 17:15 dds_test\db\dds.(1).cnf.hdb
文件 7418 2018-12-21 13:20 dds_test\db\dds.(10).cnf.cdb
文件 4292 2018-12-21 13:20 dds_test\db\dds.(10).cnf.hdb
文件 1303 2018-12-21 16:53 dds_test\db\dds.(100).cnf.cdb
文件 752 2018-12-21 16:53 dds_test\db\dds.(100).cnf.hdb
文件 4482 2018-12-21 17:09 dds_test\db\dds.(101).cnf.cdb
文件 1254 2018-12-21 17:09 dds_test\db\dds.(101).cnf.hdb
文件 1374 2018-12-21 17:09 dds_test\db\dds.(102).cnf.cdb
文件 752 2018-12-21 17:09 dds_test\db\dds.(102).cnf.hdb
............此处省略466个文件信息
----------- --------- ---------- ----- ----
文件 4875 2018-12-21 17:30 dds_test\c5_pin_model_dump.txt
文件 759 2018-12-21 17:30 dds_test\db\.cmp.kpt
文件 19137 2018-12-21 17:29 dds_test\db\altsyncram_e784.tdf
文件 40698 2018-12-21 16:51 dds_test\db\altsyncram_i784.tdf
文件 10430 2018-12-18 22:18 dds_test\db\altsyncram_maf1.tdf
文件 21201 2018-12-21 16:22 dds_test\db\altsyncram_q484.tdf
文件 9683 2018-12-21 13:20 dds_test\db\alt_u_div_qse.tdf
文件 1681 2018-12-21 16:22 dds_test\db\cmpr_99c.tdf
文件 1913 2018-12-21 16:22 dds_test\db\cmpr_c9c.tdf
文件 2003 2018-12-21 16:51 dds_test\db\cmpr_d9c.tdf
文件 4082 2018-12-21 16:22 dds_test\db\cntr_09i.tdf
文件 3671 2018-12-21 16:51 dds_test\db\cntr_19i.tdf
文件 4248 2018-12-21 16:51 dds_test\db\cntr_29i.tdf
文件 3994 2018-12-21 16:22 dds_test\db\cntr_4vi.tdf
文件 4836 2018-12-21 16:51 dds_test\db\cntr_82j.tdf
文件 3542 2018-12-21 16:22 dds_test\db\cntr_kri.tdf
文件 4082 2018-12-21 17:29 dds_test\db\cntr_t8i.tdf
文件 4082 2018-12-21 16:22 dds_test\db\cntr_v8i.tdf
文件 3021 2018-12-21 17:15 dds_test\db\dds.(0).cnf.cdb
文件 1477 2018-12-21 17:15 dds_test\db\dds.(0).cnf.hdb
文件 2532 2018-12-21 17:15 dds_test\db\dds.(1).cnf.cdb
文件 1264 2018-12-21 17:15 dds_test\db\dds.(1).cnf.hdb
文件 7418 2018-12-21 13:20 dds_test\db\dds.(10).cnf.cdb
文件 4292 2018-12-21 13:20 dds_test\db\dds.(10).cnf.hdb
文件 1303 2018-12-21 16:53 dds_test\db\dds.(100).cnf.cdb
文件 752 2018-12-21 16:53 dds_test\db\dds.(100).cnf.hdb
文件 4482 2018-12-21 17:09 dds_test\db\dds.(101).cnf.cdb
文件 1254 2018-12-21 17:09 dds_test\db\dds.(101).cnf.hdb
文件 1374 2018-12-21 17:09 dds_test\db\dds.(102).cnf.cdb
文件 752 2018-12-21 17:09 dds_test\db\dds.(102).cnf.hdb
............此处省略466个文件信息
- 上一篇:Bad.Data.Handbook
- 下一篇:妹子图爬虫批量妹子图.rar
相关资源
- FPGA_veriog_Quartus_DDS
- DDS信号发生器
- Crack_QII_13.1_linux_ALL.zip
- CPU设计QuartusⅡ
- 南京理工大学EDA设计2报告电子版.pd
- 基于stm32f103rc的简易信号发生器
- 基于FPGA的四路信号发生器
- AD9851资料大全程序、原理图、调试心
- 使用QUARTUS II做FPGA开发全流程傻瓜式详
- quartusii的PLL IP核分频和倍频
- 数字钟设计,含完整的设计报告与电
- DDS-RTPS 实时发布订阅协议 DDS互操作协
- Quartus II 功耗分析
- DDS 含调频,调幅,调相VHDL源程序
- F05/F10/F20型数字合成函数信号发生器
- FPGA函数信号发生器
- jlleeQuartus_2.rar
- fpga控制DDS_AD9850输出正弦波方波.zip
- 4位和8位,8运算,QUARTUS简易处理器
- QuartusII官方教程-中文版.pdf
- verilog hdl vhdl实用100个 quartus 2 仿真 源
- 9.4.2基于STM32f103的信号发生器+示波器
- ac620_badapple.zip
- 8路数字抢答器
- Verilog语言生成正弦波
- VERILOG入门实验一 基于FPGA DDS正弦信号
- FPGADE2-115实验板+VGA显示+键盘控制+Qu
- FPGA数字信号处理一数字混频
- QuartusII最全licence—带各种IP核
- 七分频 quartus实现 verilog
评论
共有 条评论