资源简介
基于verilog的数字时钟设计

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\
文件 913 2016-07-30 12:45 PRJ_6_Dig_CLK\Dig_clk.v
文件 361 2016-07-25 18:31 PRJ_6_Dig_CLK\Dig_clk.v.bak
文件 545 2016-07-25 15:47 PRJ_6_Dig_CLK\FerqDiv.v
文件 545 2016-07-25 13:56 PRJ_6_Dig_CLK\FerqDiv.v.bak
文件 516 2016-07-29 11:15 PRJ_6_Dig_CLK\FreqDiv.v
文件 545 2016-07-25 17:41 PRJ_6_Dig_CLK\FreqDiv.v.bak
文件 153 2016-07-25 23:21 PRJ_6_Dig_CLK\FreqDiv_1MS.v
文件 2684 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.smf
文件 2552 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.v.bak
文件 307 2016-08-06 23:45 PRJ_6_Dig_CLK\clk_time.v
文件 728 2016-07-26 01:29 PRJ_6_Dig_CLK\clk_time.v.bak
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\db\
文件 202 2016-08-05 10:16 PRJ_6_Dig_CLK\db\.cmp.kpt
文件 1733 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_7pc.tdf
文件 1878 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_8pc.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_kgh.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_rgh.tdf
文件 28619 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_07f.tdf
文件 42244 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_2af.tdf
文件 32648 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_67f.tdf
文件 54184 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_eaf.tdf
文件 36792 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_q9f.tdf
文件 2272 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.cdb
文件 1226 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.hdb
文件 1025 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.cdb
文件 693 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.hdb
文件 1948 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.cdb
文件 971 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.hdb
文件 1877 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.cdb
文件 1169 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.hdb
............此处省略410个文件信息
----------- --------- ---------- ----- ----
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\
文件 913 2016-07-30 12:45 PRJ_6_Dig_CLK\Dig_clk.v
文件 361 2016-07-25 18:31 PRJ_6_Dig_CLK\Dig_clk.v.bak
文件 545 2016-07-25 15:47 PRJ_6_Dig_CLK\FerqDiv.v
文件 545 2016-07-25 13:56 PRJ_6_Dig_CLK\FerqDiv.v.bak
文件 516 2016-07-29 11:15 PRJ_6_Dig_CLK\FreqDiv.v
文件 545 2016-07-25 17:41 PRJ_6_Dig_CLK\FreqDiv.v.bak
文件 153 2016-07-25 23:21 PRJ_6_Dig_CLK\FreqDiv_1MS.v
文件 2684 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.smf
文件 2552 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.v.bak
文件 307 2016-08-06 23:45 PRJ_6_Dig_CLK\clk_time.v
文件 728 2016-07-26 01:29 PRJ_6_Dig_CLK\clk_time.v.bak
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\db\
文件 202 2016-08-05 10:16 PRJ_6_Dig_CLK\db\.cmp.kpt
文件 1733 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_7pc.tdf
文件 1878 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_8pc.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_kgh.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_rgh.tdf
文件 28619 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_07f.tdf
文件 42244 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_2af.tdf
文件 32648 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_67f.tdf
文件 54184 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_eaf.tdf
文件 36792 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_q9f.tdf
文件 2272 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.cdb
文件 1226 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.hdb
文件 1025 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.cdb
文件 693 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.hdb
文件 1948 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.cdb
文件 971 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.hdb
文件 1877 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.cdb
文件 1169 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.hdb
............此处省略410个文件信息
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
评论
共有 条评论