资源简介
基于verilog的数字时钟设计
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\
文件 913 2016-07-30 12:45 PRJ_6_Dig_CLK\Dig_clk.v
文件 361 2016-07-25 18:31 PRJ_6_Dig_CLK\Dig_clk.v.bak
文件 545 2016-07-25 15:47 PRJ_6_Dig_CLK\FerqDiv.v
文件 545 2016-07-25 13:56 PRJ_6_Dig_CLK\FerqDiv.v.bak
文件 516 2016-07-29 11:15 PRJ_6_Dig_CLK\FreqDiv.v
文件 545 2016-07-25 17:41 PRJ_6_Dig_CLK\FreqDiv.v.bak
文件 153 2016-07-25 23:21 PRJ_6_Dig_CLK\FreqDiv_1MS.v
文件 2684 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.smf
文件 2552 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.v.bak
文件 307 2016-08-06 23:45 PRJ_6_Dig_CLK\clk_time.v
文件 728 2016-07-26 01:29 PRJ_6_Dig_CLK\clk_time.v.bak
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\db\
文件 202 2016-08-05 10:16 PRJ_6_Dig_CLK\db\.cmp.kpt
文件 1733 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_7pc.tdf
文件 1878 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_8pc.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_kgh.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_rgh.tdf
文件 28619 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_07f.tdf
文件 42244 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_2af.tdf
文件 32648 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_67f.tdf
文件 54184 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_eaf.tdf
文件 36792 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_q9f.tdf
文件 2272 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.cdb
文件 1226 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.hdb
文件 1025 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.cdb
文件 693 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.hdb
文件 1948 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.cdb
文件 971 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.hdb
文件 1877 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.cdb
文件 1169 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.hdb
............此处省略410个文件信息
----------- --------- ---------- ----- ----
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\
文件 913 2016-07-30 12:45 PRJ_6_Dig_CLK\Dig_clk.v
文件 361 2016-07-25 18:31 PRJ_6_Dig_CLK\Dig_clk.v.bak
文件 545 2016-07-25 15:47 PRJ_6_Dig_CLK\FerqDiv.v
文件 545 2016-07-25 13:56 PRJ_6_Dig_CLK\FerqDiv.v.bak
文件 516 2016-07-29 11:15 PRJ_6_Dig_CLK\FreqDiv.v
文件 545 2016-07-25 17:41 PRJ_6_Dig_CLK\FreqDiv.v.bak
文件 153 2016-07-25 23:21 PRJ_6_Dig_CLK\FreqDiv_1MS.v
文件 2684 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.smf
文件 2552 2016-07-26 00:31 PRJ_6_Dig_CLK\TURN.v.bak
文件 307 2016-08-06 23:45 PRJ_6_Dig_CLK\clk_time.v
文件 728 2016-07-26 01:29 PRJ_6_Dig_CLK\clk_time.v.bak
目录 0 2016-08-07 00:28 PRJ_6_Dig_CLK\db\
文件 202 2016-08-05 10:16 PRJ_6_Dig_CLK\db\.cmp.kpt
文件 1733 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_7pc.tdf
文件 1878 2016-07-25 21:57 PRJ_6_Dig_CLK\db\add_sub_8pc.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_kgh.tdf
文件 1432 2016-07-26 02:43 PRJ_6_Dig_CLK\db\add_sub_rgh.tdf
文件 28619 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_07f.tdf
文件 42244 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_2af.tdf
文件 32648 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_67f.tdf
文件 54184 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_eaf.tdf
文件 36792 2016-07-25 21:57 PRJ_6_Dig_CLK\db\alt_u_div_q9f.tdf
文件 2272 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.cdb
文件 1226 2016-07-26 22:47 PRJ_6_Dig_CLK\db\lab4.(0).cnf.hdb
文件 1025 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.cdb
文件 693 2016-07-25 23:29 PRJ_6_Dig_CLK\db\lab4.(1).cnf.hdb
文件 1948 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.cdb
文件 971 2016-07-25 21:57 PRJ_6_Dig_CLK\db\lab4.(10).cnf.hdb
文件 1877 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.cdb
文件 1169 2016-07-29 23:15 PRJ_6_Dig_CLK\db\lab4.(100).cnf.hdb
............此处省略410个文件信息
相关资源
- dac8830的驱动程序,乒乓缓存
- 王金明:《Verilog HDL程序设计教程》及
- FPGA驱动DS18B20_Verilog
- FPGA_veriog_Quartus_DDS
- 李玮超基于MIPS指令集的32位CPU设计与
- verilog 串口 无刷直流电机驱动 PWM
- verilog HDL实现双线性插值视频缩放
- DDS信号发生器
- cdcm6208_spi
- CPU的VHDL实现 源代码及报告(东南大学
- 基于Verilog的数字频率计的代码
- Verilog Ieee 1588
- Verilog实现电子密码锁设计
- Verilong HDL入门第三版夏宇闻
- VHDL实现矩阵键盘
- LED阵列汉字显示实验
- Xilinx Basy2板子动态显示译码加计数器
- 卡尔曼滤波算法在FPGA中实现-Verilog代
- 好几种接口的verilog程序,包括caneth
- 锁相环pll工作原理及verilog代码
- verilog ieee 1364-2005 IEEE标准
- AD9851调试 Verilog代码
- 数字电路设计与VerilogHDL.pdf
- FPGA课程设计-硬件乐曲演奏Verilog HDL
- Verilog数字系统设计教程夏闻宇
- ad7606 verilog
- 简易CPU之verilog设计原创
- PM正交调制解调Verilog
- IEEE-1364-2001标准
- Verilog语言编写的流水线CPU
评论
共有 条评论