资源简介
带有IrDA 1.0标准的异步串口通信verilog代码,基于FPGA嵌入式开发三位一体书中一个IrDA_uart程序,进行了顶层例化。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 18360 2018-06-02 19:26 irda_uart\alotof.bdf
文件 6975 2018-05-14 10:02 irda_uart\baud.bdf
文件 1957 2018-05-14 09:31 irda_uart\baud.bsf
文件 694 2018-05-13 14:47 irda_uart\baud.v
文件 418 2018-05-10 20:33 irda_uart\baud.v.bak
文件 1775 2018-05-14 09:31 irda_uart\baud115200.bsf
文件 931 2018-05-10 20:55 irda_uart\baud115200.v
文件 924 2018-05-10 18:33 irda_uart\baud115200.v.bak
文件 1773 2018-05-14 09:31 irda_uart\baud9600.bsf
文件 929 2018-05-10 20:55 irda_uart\baud9600.v
文件 913 2018-05-10 18:25 irda_uart\baud9600.v.bak
文件 4875 2018-06-11 14:42 irda_uart\c5_pin_model_dump.txt
文件 58959 2018-06-11 14:41 irda_uart\cio_dump_disallowed_lists.echo
文件 1941 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.cdb
文件 1139 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.hdb
文件 1929 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.cdb
文件 1050 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.hdb
文件 3640 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.cdb
文件 1936 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.hdb
文件 5412 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.cdb
文件 2149 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.hdb
文件 3052 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.cdb
文件 1379 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.hdb
文件 974 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.cdb
文件 648 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.hdb
文件 1109 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.cdb
文件 710 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.hdb
文件 1670 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.cdb
文件 798 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.hdb
文件 1502 2018-06-11 14:25 irda_uart\db\irda_uart.(8).cnf.cdb
............此处省略306个文件信息
----------- --------- ---------- ----- ----
文件 18360 2018-06-02 19:26 irda_uart\alotof.bdf
文件 6975 2018-05-14 10:02 irda_uart\baud.bdf
文件 1957 2018-05-14 09:31 irda_uart\baud.bsf
文件 694 2018-05-13 14:47 irda_uart\baud.v
文件 418 2018-05-10 20:33 irda_uart\baud.v.bak
文件 1775 2018-05-14 09:31 irda_uart\baud115200.bsf
文件 931 2018-05-10 20:55 irda_uart\baud115200.v
文件 924 2018-05-10 18:33 irda_uart\baud115200.v.bak
文件 1773 2018-05-14 09:31 irda_uart\baud9600.bsf
文件 929 2018-05-10 20:55 irda_uart\baud9600.v
文件 913 2018-05-10 18:25 irda_uart\baud9600.v.bak
文件 4875 2018-06-11 14:42 irda_uart\c5_pin_model_dump.txt
文件 58959 2018-06-11 14:41 irda_uart\cio_dump_disallowed_lists.echo
文件 1941 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.cdb
文件 1139 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.hdb
文件 1929 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.cdb
文件 1050 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.hdb
文件 3640 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.cdb
文件 1936 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.hdb
文件 5412 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.cdb
文件 2149 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.hdb
文件 3052 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.cdb
文件 1379 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.hdb
文件 974 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.cdb
文件 648 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.hdb
文件 1109 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.cdb
文件 710 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.hdb
文件 1670 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.cdb
文件 798 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.hdb
文件 1502 2018-06-11 14:25 irda_uart\db\irda_uart.(8).cnf.cdb
............此处省略306个文件信息
相关资源
- verilog最终snake.rar
- 七段数码管时钟显示的硬件实现veri
- 天津大学计算机科学与技术学院数字
- SystemVerilog与功能验证
- SystemVerilog for Verification(最新版)
- 基于MIPS指令集的32位CPU设计与Verilog语
- 基于FPGA的EEPROM读写系统
- 基于verilog的数字时钟设计
- dac8830的驱动程序,乒乓缓存
- 基于Quartus II 的dds信号发生器
- 王金明:《Verilog HDL程序设计教程》及
- FPGA驱动DS18B20_Verilog
- 基于SOPC的uart通信工程包
- FPGA_veriog_Quartus_DDS
- verilog 串口 无刷直流电机驱动 PWM
- UART_Printf.7z
- verilog HDL实现双线性插值视频缩放
- DDS信号发生器
- cdcm6208_spi
- 基于Verilog的数字频率计的代码
- spring-boot使用quartz框架定时发送邮件
- esp8266创建MQTT任务,订阅接收和发布发
- Crack_QII_13.1_linux_ALL.zip
- Verilog Ieee 1588
- CPU设计QuartusⅡ
- Verilog实现电子密码锁设计
- 南京理工大学EDA设计2报告电子版.pd
- Verilong HDL入门第三版夏宇闻
- STM32F407ZGT6串口通信源码
- Xilinx Basy2板子动态显示译码加计数器
评论
共有 条评论