资源简介
带有IrDA 1.0标准的异步串口通信verilog代码,基于FPGA嵌入式开发三位一体书中一个IrDA_uart程序,进行了顶层例化。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 18360 2018-06-02 19:26 irda_uart\alotof.bdf
文件 6975 2018-05-14 10:02 irda_uart\baud.bdf
文件 1957 2018-05-14 09:31 irda_uart\baud.bsf
文件 694 2018-05-13 14:47 irda_uart\baud.v
文件 418 2018-05-10 20:33 irda_uart\baud.v.bak
文件 1775 2018-05-14 09:31 irda_uart\baud115200.bsf
文件 931 2018-05-10 20:55 irda_uart\baud115200.v
文件 924 2018-05-10 18:33 irda_uart\baud115200.v.bak
文件 1773 2018-05-14 09:31 irda_uart\baud9600.bsf
文件 929 2018-05-10 20:55 irda_uart\baud9600.v
文件 913 2018-05-10 18:25 irda_uart\baud9600.v.bak
文件 4875 2018-06-11 14:42 irda_uart\c5_pin_model_dump.txt
文件 58959 2018-06-11 14:41 irda_uart\cio_dump_disallowed_lists.echo
文件 1941 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.cdb
文件 1139 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.hdb
文件 1929 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.cdb
文件 1050 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.hdb
文件 3640 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.cdb
文件 1936 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.hdb
文件 5412 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.cdb
文件 2149 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.hdb
文件 3052 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.cdb
文件 1379 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.hdb
文件 974 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.cdb
文件 648 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.hdb
文件 1109 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.cdb
文件 710 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.hdb
文件 1670 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.cdb
文件 798 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.hdb
文件 1502 2018-06-11 14:25 irda_uart\db\irda_uart.(8).cnf.cdb
............此处省略306个文件信息
----------- --------- ---------- ----- ----
文件 18360 2018-06-02 19:26 irda_uart\alotof.bdf
文件 6975 2018-05-14 10:02 irda_uart\baud.bdf
文件 1957 2018-05-14 09:31 irda_uart\baud.bsf
文件 694 2018-05-13 14:47 irda_uart\baud.v
文件 418 2018-05-10 20:33 irda_uart\baud.v.bak
文件 1775 2018-05-14 09:31 irda_uart\baud115200.bsf
文件 931 2018-05-10 20:55 irda_uart\baud115200.v
文件 924 2018-05-10 18:33 irda_uart\baud115200.v.bak
文件 1773 2018-05-14 09:31 irda_uart\baud9600.bsf
文件 929 2018-05-10 20:55 irda_uart\baud9600.v
文件 913 2018-05-10 18:25 irda_uart\baud9600.v.bak
文件 4875 2018-06-11 14:42 irda_uart\c5_pin_model_dump.txt
文件 58959 2018-06-11 14:41 irda_uart\cio_dump_disallowed_lists.echo
文件 1941 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.cdb
文件 1139 2018-06-11 14:25 irda_uart\db\irda_uart.(0).cnf.hdb
文件 1929 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.cdb
文件 1050 2018-06-11 14:25 irda_uart\db\irda_uart.(1).cnf.hdb
文件 3640 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.cdb
文件 1936 2018-06-11 14:25 irda_uart\db\irda_uart.(2).cnf.hdb
文件 5412 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.cdb
文件 2149 2018-06-11 14:25 irda_uart\db\irda_uart.(3).cnf.hdb
文件 3052 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.cdb
文件 1379 2018-06-11 14:25 irda_uart\db\irda_uart.(4).cnf.hdb
文件 974 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.cdb
文件 648 2018-06-11 14:25 irda_uart\db\irda_uart.(5).cnf.hdb
文件 1109 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.cdb
文件 710 2018-06-11 14:25 irda_uart\db\irda_uart.(6).cnf.hdb
文件 1670 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.cdb
文件 798 2018-06-11 14:25 irda_uart\db\irda_uart.(7).cnf.hdb
文件 1502 2018-06-11 14:25 irda_uart\db\irda_uart.(8).cnf.cdb
............此处省略306个文件信息
相关资源
- Quartus II 15.0中仿真Altera三速以太网I
- Quartus II 15.0中仿真Altera三速以太网I
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- UART转CAN或LIN的工具(Uart2any)和文档
- 曼彻斯特编解码_同步QuartusII工程
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- 用quartus 2编的全加器(原理图输入)
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- 6相12拍步进电机控制器
- SPI Master 的Verilog源代码
- MQTT+串口(usart)透传
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- Quartus II 15.0中仿真DDR2 IP核
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- STM32F042F6P6 Uart12DMA;发送中断接收
- ddr_verilog
评论
共有 条评论