资源简介
从别处拖来的,LDPC的Verilog程序源代码,包括仿真数据等,内容还比较全,用quartusII仿真的
代码片段和文件信息
function a=add(arrayintpccol)
%变量节点更新函数
n=length(array);
a=0;
for i=1:n
if i~=int
a=array(i)+a;
end
end
a=a+pc(col);
% a=lianghua(a);
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2823 2008-04-15 09:42 decode\add_m_seq.bsf
文件 1276 2008-04-18 15:35 decode\add_m_seq.v
文件 18003 2008-04-15 09:41 decode\add_m_seq.vwf
文件 2007 2008-04-03 22:11 decode\clk_5div_1.bsf
文件 1332 2007-10-01 17:16 decode\clk_5div_1.vhd
文件 2 2008-06-30 17:08 decode\cmp_state.ini
文件 3278 2008-04-18 10:37 decode\cnt25.bsf
文件 3162 2008-04-18 15:17 decode\cnt25.v
文件 2447 2008-04-17 21:52 decode\cnt40.bsf
文件 698 2008-04-17 21:50 decode\cnt40.v
文件 6203 2008-04-15 20:19 decode\cnt40.vwf
文件 4068 2008-03-27 22:09 decode\cnu_5.v
文件 85883 2008-03-27 21:20 decode\cnu_5.vwf
文件 4272 2008-03-27 22:17 decode\cnu_6.v
文件 48210 2008-03-27 22:19 decode\cnu_6.vwf
文件 4206 2008-04-07 13:57 decode\databuffer.bsf
文件 3136 2008-04-07 13:50 decode\databuffer.v
文件 31969 2008-04-07 13:52 decode\databuffer.vwf
文件 2354 2008-04-07 18:13 decode\datain_encode.bsf
文件 1666 2008-04-17 18:48 decode\datain_encode.mif
文件 6191 2008-04-07 18:13 decode\datain_encode.v
文件 4903 2008-04-07 18:13 decode\datain_encode_bb.v
文件 1894 2008-04-10 10:42 decode\db\add_sub_0vh.tdf
文件 8284 2008-04-10 10:42 decode\db\add_sub_54i.tdf
文件 8507 2008-04-10 10:42 decode\db\add_sub_64i.tdf
文件 3404 2008-04-10 10:42 decode\db\add_sub_6vh.tdf
文件 8730 2008-04-10 10:42 decode\db\add_sub_74i.tdf
文件 3612 2008-04-10 10:42 decode\db\add_sub_7vh.tdf
文件 8953 2008-04-10 10:42 decode\db\add_sub_84i.tdf
文件 1837 2008-03-21 20:13 decode\db\add_sub_gvd.tdf
............此处省略443个文件信息
相关资源
- 浮点运算器 Verilog
- 基于MIPS指令集的32位CPU设计与Verilog语
- sd卡读写verilog
- NCO程序Verilog
- Quartus和Modelsim中仿真ROM所需文件和
- VERILOG 制作的FIR滤波器
- LDPC码verilog HDL 实现
- verilog编写的数字时钟、万年历、闹钟
- 基于FPGA的FM调制与解调,FM工程文件和
- 基于verilog HDL的四位密码锁程序
- FPGA数字万年历verilog
- Verilog IIC读MPU6050-融合滤波-单轴-代码
- EDA技术与Verilog HDL
- Cadence® NC-Verilog® Simulator Help
- IrDA_uart 包括testbench
- verilog最终snake.rar
- 七段数码管时钟显示的硬件实现veri
- 天津大学计算机科学与技术学院数字
- SystemVerilog与功能验证
- SystemVerilog for Verification(最新版)
- 基于MIPS指令集的32位CPU设计与Verilog语
- 基于FPGA的EEPROM读写系统
- 基于verilog的数字时钟设计
- dac8830的驱动程序,乒乓缓存
- 王金明:《Verilog HDL程序设计教程》及
- FPGA驱动DS18B20_Verilog
- FPGA_veriog_Quartus_DDS
- verilog 串口 无刷直流电机驱动 PWM
- verilog HDL实现双线性插值视频缩放
- DDS信号发生器
评论
共有 条评论