资源简介
基于xilinx公司的PCIE IP核进行了pcie接口的仿真,本设计采用modelsim软件进行仿真,亲测有效
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 3025 2018-04-19 11:52 K7_EP\board.fdo
文件 378 2017-04-13 21:33 K7_EP\board.udo
文件 5844 2017-04-13 21:23 K7_EP\board.v
文件 3800 2017-04-13 21:23 K7_EP\board_common.v
文件 423 2017-04-13 21:34 K7_EP\board_wave.fdo
文件 66444 2017-04-13 21:23 K7_EP\EP_MEM.v
文件 0 2018-04-19 15:43 K7_EP\error.dat
文件 34578 2018-04-27 10:46 K7_EP\ipcore_dir\coregen.cgc
文件 237 2018-04-27 10:46 K7_EP\ipcore_dir\coregen.cgp
文件 9926 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\doc\pcie_7x_v1_9_readme.txt
文件 80186 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\doc\pg054-7series-pcie.pdf
文件 66444 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\EP_MEM.v
文件 15253 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\pcie_app_7x.v
文件 6108 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO.v
文件 8634 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_EP.v
文件 11969 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_EP_MEM_ACCESS.v
文件 44328 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_RX_ENGINE.v
文件 3734 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_TO_CTRL.v
文件 15132 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_TX_ENGINE.v
文件 36613 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\xilinx_pcie_2_1_ep_7x.v
文件 10113 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\xilinx_pcie_2_1_ep_7x_01_lane_gen1_xc7k325t-ffg900-2_KC705_REVC.ucf
文件 9260 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\xilinx_pcie_2_1_ep_7x_01_lane_gen1_xc7k325t-ffg900-2_KC705_REVC.xdc
文件 2167 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\hierarchy.txt
文件 953944 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\fsbl_zc706.elf
文件 1120 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\implement.bat
文件 1255 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\implement.sh
文件 353 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\planAhead_rdn.bat
文件 325 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\planAhead_rdn.sh
文件 3560 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\planAhead_rdn.tcl
文件 2104 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\xilinx_pcie_2_1_ep_7x.prj
............此处省略182个文件信息
----------- --------- ---------- ----- ----
文件 3025 2018-04-19 11:52 K7_EP\board.fdo
文件 378 2017-04-13 21:33 K7_EP\board.udo
文件 5844 2017-04-13 21:23 K7_EP\board.v
文件 3800 2017-04-13 21:23 K7_EP\board_common.v
文件 423 2017-04-13 21:34 K7_EP\board_wave.fdo
文件 66444 2017-04-13 21:23 K7_EP\EP_MEM.v
文件 0 2018-04-19 15:43 K7_EP\error.dat
文件 34578 2018-04-27 10:46 K7_EP\ipcore_dir\coregen.cgc
文件 237 2018-04-27 10:46 K7_EP\ipcore_dir\coregen.cgp
文件 9926 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\doc\pcie_7x_v1_9_readme.txt
文件 80186 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\doc\pg054-7series-pcie.pdf
文件 66444 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\EP_MEM.v
文件 15253 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\pcie_app_7x.v
文件 6108 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO.v
文件 8634 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_EP.v
文件 11969 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_EP_MEM_ACCESS.v
文件 44328 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_RX_ENGINE.v
文件 3734 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_TO_CTRL.v
文件 15132 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\PIO_TX_ENGINE.v
文件 36613 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\xilinx_pcie_2_1_ep_7x.v
文件 10113 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\xilinx_pcie_2_1_ep_7x_01_lane_gen1_xc7k325t-ffg900-2_KC705_REVC.ucf
文件 9260 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\example_design\xilinx_pcie_2_1_ep_7x_01_lane_gen1_xc7k325t-ffg900-2_KC705_REVC.xdc
文件 2167 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\hierarchy.txt
文件 953944 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\fsbl_zc706.elf
文件 1120 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\implement.bat
文件 1255 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\implement.sh
文件 353 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\planAhead_rdn.bat
文件 325 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\planAhead_rdn.sh
文件 3560 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\planAhead_rdn.tcl
文件 2104 2017-04-13 21:23 K7_EP\ipcore_dir\pcie_7x_v1_9\implement\xilinx_pcie_2_1_ep_7x.prj
............此处省略182个文件信息
- 上一篇:网页版日历签到源码.
- 下一篇:更改CPU参数可任意修改
相关资源
- FPGA实现FFT (设计报告+源代码)
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- 18个手把手教你FPGA的入门实验
- 毕业论文OFDM 通信系统基带数据处理部
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- ws2812驱动代码FPGA ALTERA
- MINI PCIE PADS Layout封装
- Master SPI的Verilog源代码(包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- EDA技术:正弦信号发生器设计
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- 无线通信fpga设计田耘
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- Air720DI_Air720HI_SCHPCB; (Mini PCIE)
- fpga数字电压表设计
- 基于fpga的dds信号发生器的代码
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 哈工大计算机设计与实践cpu源码及报
评论
共有 条评论