-
大小: 4.18MB文件类型: .rar金币: 1下载: 0 次发布日期: 2023-10-22
- 语言: 其他
- 标签: Verilog PCM1750U/P
资源简介
使用ISE14.3编译环境。FPGA采用的是Spartan6系列,板子是Nexys3。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x8ef4fb42 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static int ng0[] = {0 0 0 0};
static int ng1[] = {0 0};
static const char *ng2 = “ Warning : Input clock period of %1.3f ns on the %s port of instance %m exceeds allowed value of %1.3f ns at time %1.3f ns.“;
static void Initial_1176_0(char *t0)
{
char *t1;
char *t2;
LAB0:
LAB2: t1 = ((char*)((ng0)));
t2 = (t0 + 1080);
xsi_vlogvar_assign_value(t2 t1 0 0 64);
t1 = ((char*)((ng0)));
t2 = (t0 + 1172);
xsi_vlogvar_assign_value(t2 t1 0 0 64);
LAB1: return;
}
static void Always_1181_1(char *t0)
{
char t4[16];
char t7[16];
char t16[8];
char t43[8];
char t49[8];
char t52[8];
char *t1;
char *t2;
char *t3;
char *t5;
char *t6;
char *t8;
unsigned int t9;
unsigned int t10;
unsigned int t11;
unsigned int t12;
unsigned int t13;
char *t14;
char *t15;
char *t17;
char *t18;
unsigned int t19;
unsigned int t20;
unsigned int t21;
unsigned int t22;
unsigned int t23;
unsigned int t24;
unsigned int t25;
unsigned int t26;
unsigned int t27;
unsigned int t28;
unsigned int t29;
unsigned int t30;
char *t31;
char *t32;
unsigned int t33;
unsigned int t34;
unsigned int t35;
unsigned int t36;
unsigned int t37;
char *t38;
char *t39;
char *t40;
double t41;
double t42;
char *t44;
char *t45;
char *t46;
double t47;
double t48;
double t50;
double t51;
LAB0: t1 = (t0 + 1840U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: t2 = (t0 + 2036);
*((int *)t2) = 1;
t3 = (t0 + 1868);
*((char **)t3) = t2;
*((char **)t1) = &&LAB4;
LAB1: return;
LAB4:
LAB5: t5 = xsi_vlog_time(t4 1.0000000000000000 1.0000000000000000);
t6 = (t0 + 1080);
xsi_vl
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 197 2014-04-22 21:16 sample3.1\AAA此文件夹说明.txt
文件 245 2014-04-22 21:16 sample3.1\ADprocess.cmd_log
文件 222 2014-04-22 21:16 sample3.1\ADprocess.tfi
文件 6364 2014-04-22 21:16 sample3.1\chipscope.cdc
文件 7219 2014-04-22 21:16 sample3.1\default_waveform.pdf
文件 239 2014-04-22 21:16 sample3.1\Display.cmd_log
文件 171 2014-04-22 21:16 sample3.1\Display.tfi
文件 1931 2014-04-22 21:16 sample3.1\fuse.log
文件 594 2014-04-22 21:16 sample3.1\fuse.xmsgs
文件 268 2014-04-22 21:16 sample3.1\fuseRelaunch.cmd
文件 902 2014-04-22 21:16 sample3.1\ge_12288kHz.v
文件 1477 2014-04-22 21:16 sample3.1\impact.xsl
文件 256 2014-04-22 21:16 sample3.1\impact_impact.xwbt
文件 302354 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon\doc\mult_gen_ds255.pdf
文件 7412 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon\doc\mult_gen_v11_2_readme.txt
文件 8072 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon\doc\mult_gen_v11_2_vinfo.html
文件 431 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.asy
文件 1388 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.gise
文件 100617 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.ngc
文件 1292 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.sym
文件 128503 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.v
文件 3788 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.veo
文件 1912 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.xco
文件 4931 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon.xise
文件 411 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon_flist.txt
文件 3337 2014-04-22 21:16 sample3.1\ipcore_dir\ConverToCommon_xmdf.tcl
文件 238 2014-04-22 21:16 sample3.1\ipcore_dir\coregen.cgp
文件 3239 2014-04-22 21:16 sample3.1\ipcore_dir\coregen.log
文件 1257 2014-04-22 21:16 sample3.1\ipcore_dir\create_ConverToCommon.tcl
文件 1256 2014-04-22 21:16 sample3.1\ipcore_dir\create_geClk5M.tcl
............此处省略529个文件信息
- 上一篇:网络调试助手-全平台
- 下一篇:海康sip信令抓包
相关资源
- 交通灯控制器
- verilog 全加减器 选择器 代码
- 直方图均衡图像增强的硬件在Quartus
- verilog_IEEE官方标准手册-2005_IEEE_P1364
- 基于fpga的dds信号发生器设计200680
- FPGA数字信号处理六直接型IIR滤波器
- FPGA数字信号处理四Quartus FIR IP核实现
- FPGA数字信号处理三串行FIR滤波器Ver
- NC-verilog 仿真教程和实验
- Verilog编写矩阵键盘,含有消抖,模拟
- I2C从设备接收数据verilog代码实现
- NIOSII那些事儿 REV7.0_完整版
- 计算机组成原理 R-I型CPU相关文件
- 数字系统设计与Verilog HDL 王金明.pdf
- 8 位cpu的verilog实现
- AES加密、解密代码实现C、SV、Verilog
- 基于FPGA的俄罗斯方块游戏.pdf
- IEEE Std 1364-2005 IEEE Standard
- verilog 编写fft
- 出租车计费器的FPGA实现
- YUV转RGB 的verilog代码
- Quartus 13.1安装及第一个Verilog程序仿真
- 用Verilog编写的贪吃蛇游戏
- 基于verilog的CPU
- nrf24l01 verilog发送程序
- RS编解码VERILOG实现
- Verilog电子表编程
- verilog hdl synthesis a practical primer.pdf 中
- EDAverilog课程设计报告
- EDA四人抢答器Verilog编程
评论
共有 条评论