资源简介
Verilog多周期CPU 已通过仿真测试 相关文件均在压缩包
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1498 2018-05-23 16:47 ex9_6\ALU.v
文件 5435 2018-06-11 16:00 ex9_6\controlUnit.v
文件 94720 2018-05-18 22:43 ex9_6\controlUnit_isim_beh.exe
文件 103 2018-05-18 22:40 ex9_6\controlUnit_stx_beh.prj
文件 704 2018-05-17 23:07 ex9_6\DataLate.v
文件 1107 2018-05-23 16:47 ex9_6\DataMemory.v
文件 94720 2018-05-18 20:22 ex9_6\DataMemory_isim_beh.exe
文件 102 2018-05-18 20:22 ex9_6\DataMemory_stx_beh.prj
文件 686 2018-05-17 23:07 ex9_6\DataSelect_2.v
文件 11686 2018-06-11 16:01 ex9_6\ex9_6.gise
文件 39420 2018-06-11 16:01 ex9_6\ex9_6.xise
文件 1077 2018-05-17 23:24 ex9_6\Extend.v
文件 2129 2018-06-11 15:49 ex9_6\fuse.log
文件 229 2018-06-11 15:49 ex9_6\fuseRelaunch.cmd
文件 1299 2018-06-11 15:44 ex9_6\InsMemory.v
文件 94720 2018-05-21 22:42 ex9_6\InsMemory_isim_beh.exe
文件 101 2018-05-21 23:09 ex9_6\InsMemory_stx_beh.prj
文件 44 2018-06-11 15:49 ex9_6\isim.cmd
文件 394 2018-06-11 16:00 ex9_6\isim.log
文件 1349 2018-05-23 16:47 ex9_6\PC.v
文件 772 2018-05-21 21:40 ex9_6\PCAddr.v
文件 94720 2018-05-21 21:13 ex9_6\PCAddr_isim_beh.exe
文件 98 2018-05-21 21:13 ex9_6\PCAddr_stx_beh.prj
文件 94720 2018-05-18 21:15 ex9_6\PC_isim_beh.exe
文件 94 2018-05-21 20:47 ex9_6\PC_stx_beh.prj
文件 1481 2018-05-23 16:48 ex9_6\RegFile.v
文件 94720 2018-05-18 20:32 ex9_6\RegFile_isim_beh.exe
文件 99 2018-05-18 20:32 ex9_6\RegFile_stx_beh.prj
文件 405 2018-05-18 20:02 ex9_6\test.txt
文件 372 2018-05-21 16:27 ex9_6\test2.txt
............此处省略122个文件信息
----------- --------- ---------- ----- ----
文件 1498 2018-05-23 16:47 ex9_6\ALU.v
文件 5435 2018-06-11 16:00 ex9_6\controlUnit.v
文件 94720 2018-05-18 22:43 ex9_6\controlUnit_isim_beh.exe
文件 103 2018-05-18 22:40 ex9_6\controlUnit_stx_beh.prj
文件 704 2018-05-17 23:07 ex9_6\DataLate.v
文件 1107 2018-05-23 16:47 ex9_6\DataMemory.v
文件 94720 2018-05-18 20:22 ex9_6\DataMemory_isim_beh.exe
文件 102 2018-05-18 20:22 ex9_6\DataMemory_stx_beh.prj
文件 686 2018-05-17 23:07 ex9_6\DataSelect_2.v
文件 11686 2018-06-11 16:01 ex9_6\ex9_6.gise
文件 39420 2018-06-11 16:01 ex9_6\ex9_6.xise
文件 1077 2018-05-17 23:24 ex9_6\Extend.v
文件 2129 2018-06-11 15:49 ex9_6\fuse.log
文件 229 2018-06-11 15:49 ex9_6\fuseRelaunch.cmd
文件 1299 2018-06-11 15:44 ex9_6\InsMemory.v
文件 94720 2018-05-21 22:42 ex9_6\InsMemory_isim_beh.exe
文件 101 2018-05-21 23:09 ex9_6\InsMemory_stx_beh.prj
文件 44 2018-06-11 15:49 ex9_6\isim.cmd
文件 394 2018-06-11 16:00 ex9_6\isim.log
文件 1349 2018-05-23 16:47 ex9_6\PC.v
文件 772 2018-05-21 21:40 ex9_6\PCAddr.v
文件 94720 2018-05-21 21:13 ex9_6\PCAddr_isim_beh.exe
文件 98 2018-05-21 21:13 ex9_6\PCAddr_stx_beh.prj
文件 94720 2018-05-18 21:15 ex9_6\PC_isim_beh.exe
文件 94 2018-05-21 20:47 ex9_6\PC_stx_beh.prj
文件 1481 2018-05-23 16:48 ex9_6\RegFile.v
文件 94720 2018-05-18 20:32 ex9_6\RegFile_isim_beh.exe
文件 99 2018-05-18 20:32 ex9_6\RegFile_stx_beh.prj
文件 405 2018-05-18 20:02 ex9_6\test.txt
文件 372 2018-05-21 16:27 ex9_6\test2.txt
............此处省略122个文件信息
相关资源
- 华为FPGA设计全套
- 流水线有符号除法器的FPGA实现
- LCD12864打砖块游戏Verilog HDL语言实现,
- VGA显示helloworld和彩条verilog代码
- VERILOG语言编写的贪吃蛇小游戏
- veriloga 的学习文档
- 基于FPGA的fir滤波器程序verilog代码
- 基于Verilog的VGA显示 汉字 字符 的 以及
- FPGA并行驱动AD9850verilog
- verilog实现DDS
- fpga课程设计-基于并行AD的信号发生器
- 很好的modelsim教程( verilog vhdl都有)
- 单周期CPU的Verilog实现
- 灰度图像的中值滤波算法verilog实现
- FPGA 使用verilog 编写的AD tlc549 测试程序
- 32位MIPS微处理器
- Verilog HDL高级数字设计第二版习题答案
- 串口程序--Verilog
- 用于FPGA的Verilog语言LED点阵
- SystemVerilog for Verification 2nd Ed
- RAM_top.rar
- ADS1256 verilog+注释datasheet+官方datashee
- fpga实现循迹小车
- 巴斯克 Verilog HDL入门(第3版)带目录
- fpga 8位乘法器 verilog HDL 源代码
- 基于FPGA的pcf8591的AD采样程序verilog
- FPGA波形发生器
- verilog的独立键盘消抖与仿真,规范书
- Verilog编写6位数码管显示计数,每条语
- fpga verilog 电子琴
评论
共有 条评论