资源简介
Verilog多周期CPU 已通过仿真测试 相关文件均在压缩包

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1498 2018-05-23 16:47 ex9_6\ALU.v
文件 5435 2018-06-11 16:00 ex9_6\controlUnit.v
文件 94720 2018-05-18 22:43 ex9_6\controlUnit_isim_beh.exe
文件 103 2018-05-18 22:40 ex9_6\controlUnit_stx_beh.prj
文件 704 2018-05-17 23:07 ex9_6\DataLate.v
文件 1107 2018-05-23 16:47 ex9_6\DataMemory.v
文件 94720 2018-05-18 20:22 ex9_6\DataMemory_isim_beh.exe
文件 102 2018-05-18 20:22 ex9_6\DataMemory_stx_beh.prj
文件 686 2018-05-17 23:07 ex9_6\DataSelect_2.v
文件 11686 2018-06-11 16:01 ex9_6\ex9_6.gise
文件 39420 2018-06-11 16:01 ex9_6\ex9_6.xise
文件 1077 2018-05-17 23:24 ex9_6\Extend.v
文件 2129 2018-06-11 15:49 ex9_6\fuse.log
文件 229 2018-06-11 15:49 ex9_6\fuseRelaunch.cmd
文件 1299 2018-06-11 15:44 ex9_6\InsMemory.v
文件 94720 2018-05-21 22:42 ex9_6\InsMemory_isim_beh.exe
文件 101 2018-05-21 23:09 ex9_6\InsMemory_stx_beh.prj
文件 44 2018-06-11 15:49 ex9_6\isim.cmd
文件 394 2018-06-11 16:00 ex9_6\isim.log
文件 1349 2018-05-23 16:47 ex9_6\PC.v
文件 772 2018-05-21 21:40 ex9_6\PCAddr.v
文件 94720 2018-05-21 21:13 ex9_6\PCAddr_isim_beh.exe
文件 98 2018-05-21 21:13 ex9_6\PCAddr_stx_beh.prj
文件 94720 2018-05-18 21:15 ex9_6\PC_isim_beh.exe
文件 94 2018-05-21 20:47 ex9_6\PC_stx_beh.prj
文件 1481 2018-05-23 16:48 ex9_6\RegFile.v
文件 94720 2018-05-18 20:32 ex9_6\RegFile_isim_beh.exe
文件 99 2018-05-18 20:32 ex9_6\RegFile_stx_beh.prj
文件 405 2018-05-18 20:02 ex9_6\test.txt
文件 372 2018-05-21 16:27 ex9_6\test2.txt
............此处省略122个文件信息
----------- --------- ---------- ----- ----
文件 1498 2018-05-23 16:47 ex9_6\ALU.v
文件 5435 2018-06-11 16:00 ex9_6\controlUnit.v
文件 94720 2018-05-18 22:43 ex9_6\controlUnit_isim_beh.exe
文件 103 2018-05-18 22:40 ex9_6\controlUnit_stx_beh.prj
文件 704 2018-05-17 23:07 ex9_6\DataLate.v
文件 1107 2018-05-23 16:47 ex9_6\DataMemory.v
文件 94720 2018-05-18 20:22 ex9_6\DataMemory_isim_beh.exe
文件 102 2018-05-18 20:22 ex9_6\DataMemory_stx_beh.prj
文件 686 2018-05-17 23:07 ex9_6\DataSelect_2.v
文件 11686 2018-06-11 16:01 ex9_6\ex9_6.gise
文件 39420 2018-06-11 16:01 ex9_6\ex9_6.xise
文件 1077 2018-05-17 23:24 ex9_6\Extend.v
文件 2129 2018-06-11 15:49 ex9_6\fuse.log
文件 229 2018-06-11 15:49 ex9_6\fuseRelaunch.cmd
文件 1299 2018-06-11 15:44 ex9_6\InsMemory.v
文件 94720 2018-05-21 22:42 ex9_6\InsMemory_isim_beh.exe
文件 101 2018-05-21 23:09 ex9_6\InsMemory_stx_beh.prj
文件 44 2018-06-11 15:49 ex9_6\isim.cmd
文件 394 2018-06-11 16:00 ex9_6\isim.log
文件 1349 2018-05-23 16:47 ex9_6\PC.v
文件 772 2018-05-21 21:40 ex9_6\PCAddr.v
文件 94720 2018-05-21 21:13 ex9_6\PCAddr_isim_beh.exe
文件 98 2018-05-21 21:13 ex9_6\PCAddr_stx_beh.prj
文件 94720 2018-05-18 21:15 ex9_6\PC_isim_beh.exe
文件 94 2018-05-21 20:47 ex9_6\PC_stx_beh.prj
文件 1481 2018-05-23 16:48 ex9_6\RegFile.v
文件 94720 2018-05-18 20:32 ex9_6\RegFile_isim_beh.exe
文件 99 2018-05-18 20:32 ex9_6\RegFile_stx_beh.prj
文件 405 2018-05-18 20:02 ex9_6\test.txt
文件 372 2018-05-21 16:27 ex9_6\test2.txt
............此处省略122个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论