资源简介
通用串口是远程通信接口,在数字系统中使用很普遍,是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能,利用Quartus II 13.0在FPGA 芯片上综合描述,利用模块化设计方法设计 UART(通用异步收发器)的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示,本设计采用外部时钟50MHZ,波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-07-12 21:55 uart_top_3\
目录 0 2019-07-12 21:51 uart_top_3\code\
文件 1099 2018-12-19 16:31 uart_top_3\code\control_baud.v
文件 2201 2018-12-19 16:28 uart_top_3\code\rx.v
文件 1080 2018-12-19 18:42 uart_top_3\code\sram4x8.v
文件 1499 2018-12-20 19:05 uart_top_3\code\sram8x8.v
文件 1827 2018-12-19 16:29 uart_top_3\code\tx.v
文件 276 2018-12-04 11:25 uart_top_3\code\uartrx.v
文件 288 2018-12-03 00:01 uart_top_3\code\uarttx.v
文件 447 2018-12-04 13:25 uart_top_3\code\uart_top.v
目录 0 2018-12-20 19:48 uart_top_3\db\
文件 8712 2018-12-20 18:10 uart_top_3\db\logic_util_heursitic.dat
文件 97579 2018-12-20 17:06 uart_top_3\db\prev_cmp_uart_top.qmsg
文件 1516 2018-12-20 16:00 uart_top_3\db\uart_top.(0).cnf.cdb
文件 962 2018-12-20 16:00 uart_top_3\db\uart_top.(0).cnf.hdb
文件 3146 2018-12-20 16:00 uart_top_3\db\uart_top.(1).cnf.cdb
文件 1258 2018-12-20 16:00 uart_top_3\db\uart_top.(1).cnf.hdb
文件 1326 2018-12-20 16:00 uart_top_3\db\uart_top.(2).cnf.cdb
文件 848 2018-12-20 16:00 uart_top_3\db\uart_top.(2).cnf.hdb
文件 4970 2018-12-20 16:00 uart_top_3\db\uart_top.(3).cnf.cdb
文件 1162 2018-12-20 16:00 uart_top_3\db\uart_top.(3).cnf.hdb
文件 6495 2018-12-20 16:00 uart_top_3\db\uart_top.(4).cnf.cdb
文件 2584 2018-12-20 16:00 uart_top_3\db\uart_top.(4).cnf.hdb
文件 1462 2018-12-20 16:00 uart_top_3\db\uart_top.(5).cnf.cdb
文件 874 2018-12-20 16:00 uart_top_3\db\uart_top.(5).cnf.hdb
文件 6770 2018-12-20 16:00 uart_top_3\db\uart_top.(6).cnf.cdb
文件 1402 2018-12-20 16:00 uart_top_3\db\uart_top.(6).cnf.hdb
文件 2470 2018-12-20 16:00 uart_top_3\db\uart_top.(7).cnf.cdb
文件 2079 2018-12-20 16:00 uart_top_3\db\uart_top.(7).cnf.hdb
文件 684 2018-12-20 16:09 uart_top_3\db\uart_top.ace_cmp.bpm
文件 28776 2018-12-20 16:09 uart_top_3\db\uart_top.ace_cmp.cdb
............此处省略101个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-07-12 21:55 uart_top_3\
目录 0 2019-07-12 21:51 uart_top_3\code\
文件 1099 2018-12-19 16:31 uart_top_3\code\control_baud.v
文件 2201 2018-12-19 16:28 uart_top_3\code\rx.v
文件 1080 2018-12-19 18:42 uart_top_3\code\sram4x8.v
文件 1499 2018-12-20 19:05 uart_top_3\code\sram8x8.v
文件 1827 2018-12-19 16:29 uart_top_3\code\tx.v
文件 276 2018-12-04 11:25 uart_top_3\code\uartrx.v
文件 288 2018-12-03 00:01 uart_top_3\code\uarttx.v
文件 447 2018-12-04 13:25 uart_top_3\code\uart_top.v
目录 0 2018-12-20 19:48 uart_top_3\db\
文件 8712 2018-12-20 18:10 uart_top_3\db\logic_util_heursitic.dat
文件 97579 2018-12-20 17:06 uart_top_3\db\prev_cmp_uart_top.qmsg
文件 1516 2018-12-20 16:00 uart_top_3\db\uart_top.(0).cnf.cdb
文件 962 2018-12-20 16:00 uart_top_3\db\uart_top.(0).cnf.hdb
文件 3146 2018-12-20 16:00 uart_top_3\db\uart_top.(1).cnf.cdb
文件 1258 2018-12-20 16:00 uart_top_3\db\uart_top.(1).cnf.hdb
文件 1326 2018-12-20 16:00 uart_top_3\db\uart_top.(2).cnf.cdb
文件 848 2018-12-20 16:00 uart_top_3\db\uart_top.(2).cnf.hdb
文件 4970 2018-12-20 16:00 uart_top_3\db\uart_top.(3).cnf.cdb
文件 1162 2018-12-20 16:00 uart_top_3\db\uart_top.(3).cnf.hdb
文件 6495 2018-12-20 16:00 uart_top_3\db\uart_top.(4).cnf.cdb
文件 2584 2018-12-20 16:00 uart_top_3\db\uart_top.(4).cnf.hdb
文件 1462 2018-12-20 16:00 uart_top_3\db\uart_top.(5).cnf.cdb
文件 874 2018-12-20 16:00 uart_top_3\db\uart_top.(5).cnf.hdb
文件 6770 2018-12-20 16:00 uart_top_3\db\uart_top.(6).cnf.cdb
文件 1402 2018-12-20 16:00 uart_top_3\db\uart_top.(6).cnf.hdb
文件 2470 2018-12-20 16:00 uart_top_3\db\uart_top.(7).cnf.cdb
文件 2079 2018-12-20 16:00 uart_top_3\db\uart_top.(7).cnf.hdb
文件 684 2018-12-20 16:09 uart_top_3\db\uart_top.ace_cmp.bpm
文件 28776 2018-12-20 16:09 uart_top_3\db\uart_top.ace_cmp.cdb
............此处省略101个文件信息
- 上一篇:ArcGis三调符号库土地利用.zip
- 下一篇:基于FPGA图像处理灰度图像变换
相关资源
- Quartus II 15.0中仿真Altera三速以太网I
- Quartus II 15.0中仿真Altera三速以太网I
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- UART转CAN或LIN的工具(Uart2any)和文档
- 曼彻斯特编解码_同步QuartusII工程
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- 用quartus 2编的全加器(原理图输入)
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- 6相12拍步进电机控制器
- SPI Master 的Verilog源代码
- MQTT+串口(usart)透传
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- Quartus II 15.0中仿真DDR2 IP核
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- STM32F042F6P6 Uart12DMA;发送中断接收
- 解读ARM7内核微控制器以太网接口电路
评论
共有 条评论