资源简介
这是基于verilog做的ARINC429通信设计的软件部分,可以实现实时收发,最多可以传送32位数据。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1733 2015-05-28 18:06 tx\db\add_sub_7pc.tdf
文件 1878 2015-05-28 18:06 tx\db\add_sub_8pc.tdf
文件 13952 2015-05-28 18:06 tx\db\alt_u_div_27f.tdf
文件 8660 2015-05-28 18:06 tx\db\alt_u_div_84f.tdf
文件 30915 2015-05-28 18:06 tx\db\alt_u_div_aaf.tdf
文件 22929 2015-05-28 18:06 tx\db\alt_u_div_u9f.tdf
文件 52316 2015-06-10 13:26 tx\db\logic_util_heursitic.dat
文件 1936 2015-05-28 18:06 tx\db\lpm_divide_2bm.tdf
文件 1945 2015-05-28 18:06 tx\db\lpm_divide_dkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_gcm.tdf
文件 1930 2015-05-28 18:06 tx\db\lpm_divide_ihm.tdf
文件 1941 2015-05-28 18:14 tx\db\lpm_divide_jkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_l9m.tdf
文件 1947 2015-05-28 18:06 tx\db\lpm_divide_mcm.tdf
文件 1931 2015-05-28 18:06 tx\db\lpm_divide_vim.tdf
文件 99124 2015-06-10 13:26 tx\db\prev_cmp_tx_module.qmsg
文件 2062 2015-05-28 18:06 tx\db\sign_div_unsign_5nh.tdf
文件 2053 2015-05-28 18:06 tx\db\sign_div_unsign_akh.tdf
文件 2067 2015-05-28 18:06 tx\db\sign_div_unsign_bnh.tdf
文件 2054 2015-05-28 18:06 tx\db\sign_div_unsign_nlh.tdf
文件 2176 2015-06-10 13:26 tx\db\tx_module.(0).cnf.cdb
文件 1149 2015-06-10 13:26 tx\db\tx_module.(0).cnf.hdb
文件 3594 2015-06-10 13:01 tx\db\tx_module.(1).cnf.cdb
文件 1732 2015-06-10 13:01 tx\db\tx_module.(1).cnf.hdb
文件 1161 2015-05-28 18:06 tx\db\tx_module.(10).cnf.cdb
文件 674 2015-05-28 18:06 tx\db\tx_module.(10).cnf.hdb
文件 1443 2015-05-28 18:06 tx\db\tx_module.(11).cnf.cdb
文件 588 2015-05-28 18:06 tx\db\tx_module.(11).cnf.hdb
文件 1408 2015-05-28 18:06 tx\db\tx_module.(12).cnf.cdb
文件 671 2015-05-28 18:06 tx\db\tx_module.(12).cnf.hdb
............此处省略1397个文件信息
----------- --------- ---------- ----- ----
文件 1733 2015-05-28 18:06 tx\db\add_sub_7pc.tdf
文件 1878 2015-05-28 18:06 tx\db\add_sub_8pc.tdf
文件 13952 2015-05-28 18:06 tx\db\alt_u_div_27f.tdf
文件 8660 2015-05-28 18:06 tx\db\alt_u_div_84f.tdf
文件 30915 2015-05-28 18:06 tx\db\alt_u_div_aaf.tdf
文件 22929 2015-05-28 18:06 tx\db\alt_u_div_u9f.tdf
文件 52316 2015-06-10 13:26 tx\db\logic_util_heursitic.dat
文件 1936 2015-05-28 18:06 tx\db\lpm_divide_2bm.tdf
文件 1945 2015-05-28 18:06 tx\db\lpm_divide_dkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_gcm.tdf
文件 1930 2015-05-28 18:06 tx\db\lpm_divide_ihm.tdf
文件 1941 2015-05-28 18:14 tx\db\lpm_divide_jkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_l9m.tdf
文件 1947 2015-05-28 18:06 tx\db\lpm_divide_mcm.tdf
文件 1931 2015-05-28 18:06 tx\db\lpm_divide_vim.tdf
文件 99124 2015-06-10 13:26 tx\db\prev_cmp_tx_module.qmsg
文件 2062 2015-05-28 18:06 tx\db\sign_div_unsign_5nh.tdf
文件 2053 2015-05-28 18:06 tx\db\sign_div_unsign_akh.tdf
文件 2067 2015-05-28 18:06 tx\db\sign_div_unsign_bnh.tdf
文件 2054 2015-05-28 18:06 tx\db\sign_div_unsign_nlh.tdf
文件 2176 2015-06-10 13:26 tx\db\tx_module.(0).cnf.cdb
文件 1149 2015-06-10 13:26 tx\db\tx_module.(0).cnf.hdb
文件 3594 2015-06-10 13:01 tx\db\tx_module.(1).cnf.cdb
文件 1732 2015-06-10 13:01 tx\db\tx_module.(1).cnf.hdb
文件 1161 2015-05-28 18:06 tx\db\tx_module.(10).cnf.cdb
文件 674 2015-05-28 18:06 tx\db\tx_module.(10).cnf.hdb
文件 1443 2015-05-28 18:06 tx\db\tx_module.(11).cnf.cdb
文件 588 2015-05-28 18:06 tx\db\tx_module.(11).cnf.hdb
文件 1408 2015-05-28 18:06 tx\db\tx_module.(12).cnf.cdb
文件 671 2015-05-28 18:06 tx\db\tx_module.(12).cnf.hdb
............此处省略1397个文件信息
相关资源
- ETC中FM0解码器的设计
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 超全VHDL教程资料打包
- 中值滤波算法Quartus实现
- hdb3的Verilog HDL编码
- ZEDBoard实现OV7725显示Verilog
- 简单CPU的Verilog设计
- 基于verilog的oc8051IP核
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
- FPGA_W5500源码
- AD7689.rar
评论
共有 条评论