资源简介
这是基于verilog做的ARINC429通信设计的软件部分,可以实现实时收发,最多可以传送32位数据。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1733 2015-05-28 18:06 tx\db\add_sub_7pc.tdf
文件 1878 2015-05-28 18:06 tx\db\add_sub_8pc.tdf
文件 13952 2015-05-28 18:06 tx\db\alt_u_div_27f.tdf
文件 8660 2015-05-28 18:06 tx\db\alt_u_div_84f.tdf
文件 30915 2015-05-28 18:06 tx\db\alt_u_div_aaf.tdf
文件 22929 2015-05-28 18:06 tx\db\alt_u_div_u9f.tdf
文件 52316 2015-06-10 13:26 tx\db\logic_util_heursitic.dat
文件 1936 2015-05-28 18:06 tx\db\lpm_divide_2bm.tdf
文件 1945 2015-05-28 18:06 tx\db\lpm_divide_dkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_gcm.tdf
文件 1930 2015-05-28 18:06 tx\db\lpm_divide_ihm.tdf
文件 1941 2015-05-28 18:14 tx\db\lpm_divide_jkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_l9m.tdf
文件 1947 2015-05-28 18:06 tx\db\lpm_divide_mcm.tdf
文件 1931 2015-05-28 18:06 tx\db\lpm_divide_vim.tdf
文件 99124 2015-06-10 13:26 tx\db\prev_cmp_tx_module.qmsg
文件 2062 2015-05-28 18:06 tx\db\sign_div_unsign_5nh.tdf
文件 2053 2015-05-28 18:06 tx\db\sign_div_unsign_akh.tdf
文件 2067 2015-05-28 18:06 tx\db\sign_div_unsign_bnh.tdf
文件 2054 2015-05-28 18:06 tx\db\sign_div_unsign_nlh.tdf
文件 2176 2015-06-10 13:26 tx\db\tx_module.(0).cnf.cdb
文件 1149 2015-06-10 13:26 tx\db\tx_module.(0).cnf.hdb
文件 3594 2015-06-10 13:01 tx\db\tx_module.(1).cnf.cdb
文件 1732 2015-06-10 13:01 tx\db\tx_module.(1).cnf.hdb
文件 1161 2015-05-28 18:06 tx\db\tx_module.(10).cnf.cdb
文件 674 2015-05-28 18:06 tx\db\tx_module.(10).cnf.hdb
文件 1443 2015-05-28 18:06 tx\db\tx_module.(11).cnf.cdb
文件 588 2015-05-28 18:06 tx\db\tx_module.(11).cnf.hdb
文件 1408 2015-05-28 18:06 tx\db\tx_module.(12).cnf.cdb
文件 671 2015-05-28 18:06 tx\db\tx_module.(12).cnf.hdb
............此处省略1397个文件信息
----------- --------- ---------- ----- ----
文件 1733 2015-05-28 18:06 tx\db\add_sub_7pc.tdf
文件 1878 2015-05-28 18:06 tx\db\add_sub_8pc.tdf
文件 13952 2015-05-28 18:06 tx\db\alt_u_div_27f.tdf
文件 8660 2015-05-28 18:06 tx\db\alt_u_div_84f.tdf
文件 30915 2015-05-28 18:06 tx\db\alt_u_div_aaf.tdf
文件 22929 2015-05-28 18:06 tx\db\alt_u_div_u9f.tdf
文件 52316 2015-06-10 13:26 tx\db\logic_util_heursitic.dat
文件 1936 2015-05-28 18:06 tx\db\lpm_divide_2bm.tdf
文件 1945 2015-05-28 18:06 tx\db\lpm_divide_dkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_gcm.tdf
文件 1930 2015-05-28 18:06 tx\db\lpm_divide_ihm.tdf
文件 1941 2015-05-28 18:14 tx\db\lpm_divide_jkm.tdf
文件 1935 2015-05-28 18:06 tx\db\lpm_divide_l9m.tdf
文件 1947 2015-05-28 18:06 tx\db\lpm_divide_mcm.tdf
文件 1931 2015-05-28 18:06 tx\db\lpm_divide_vim.tdf
文件 99124 2015-06-10 13:26 tx\db\prev_cmp_tx_module.qmsg
文件 2062 2015-05-28 18:06 tx\db\sign_div_unsign_5nh.tdf
文件 2053 2015-05-28 18:06 tx\db\sign_div_unsign_akh.tdf
文件 2067 2015-05-28 18:06 tx\db\sign_div_unsign_bnh.tdf
文件 2054 2015-05-28 18:06 tx\db\sign_div_unsign_nlh.tdf
文件 2176 2015-06-10 13:26 tx\db\tx_module.(0).cnf.cdb
文件 1149 2015-06-10 13:26 tx\db\tx_module.(0).cnf.hdb
文件 3594 2015-06-10 13:01 tx\db\tx_module.(1).cnf.cdb
文件 1732 2015-06-10 13:01 tx\db\tx_module.(1).cnf.hdb
文件 1161 2015-05-28 18:06 tx\db\tx_module.(10).cnf.cdb
文件 674 2015-05-28 18:06 tx\db\tx_module.(10).cnf.hdb
文件 1443 2015-05-28 18:06 tx\db\tx_module.(11).cnf.cdb
文件 588 2015-05-28 18:06 tx\db\tx_module.(11).cnf.hdb
文件 1408 2015-05-28 18:06 tx\db\tx_module.(12).cnf.cdb
文件 671 2015-05-28 18:06 tx\db\tx_module.(12).cnf.hdb
............此处省略1397个文件信息
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
评论
共有 条评论