资源简介
DDS信号发生器设计与实现,包括原理图、PCB、源程序(亲测通过)、测试结果图及相关资料文档,绝对实用
代码片段和文件信息
//=====================================================================
// AD9854 驱动程序设计
//硬件连接: P0 ——Data;
// P2 ——Adr;
// RESET ——P3^7;
// UDCLK ——P3^6;
// WR ——P3.5;
// RD ——p3.4;
// FDATA ——P3^3;
// OSK ——P3^2;
// VDD--逻辑电源(3.3V)
// VSS--GND(0V)
//AD9854.c
//说明:本程序基于硬件的外接晶振为20MHZ
//=====================================================================
#include //STC单片机头文件
#define uint unsigned int
#define uchar unsigned char
#define ulong unsigned long
static void AD9854_WR_Byte(uchar addruchar dat);
static void Freq_convert(ulong Freq);
static void Freq_double_convert(double Freq);
uchar FreqWord[6]; //6个字节频率控制字
//**********************以下为系统时钟以及其相关变量设置**************************
/*
此处根据自己的需要设置系统时钟以及与其相关的因子,一次需且只需开启一个
CLK_Set为时钟倍频设置,可设置4~20倍倍频,但最大不能超过300MHZ
Freq_mult_ulong和Freq_mult_doulle均为2的48次方除以系统时钟,一个为长整形,一个为双精度型
*/
/*
#define CLK_Set 4
const ulong Freq_mult_ulong = 3518437;
const double Freq_mult_doulle = 3518437.2088832;
*/
/*
#define CLK_Set 5
const ulong Freq_mult_ulong = 2814750;
const double Freq_mult_doulle = 2814749.76710656;
*/
#define CLK_Set 6
const ulong Freq_mult_ulong = 2345625;
/*
#define CLK_Set 7
const ulong Freq_mult_ulong = 2010536;
const double Freq_mult_doulle = 2010535.54793326;
*/
/*
#define CLK_Set 8
const ulong Freq_mult_ulong = 1759219;
const double Freq_mult_doulle = 1759218.6044416;
*/
/*
#define CLK_Set 9
const ulong Freq_mult_ulong = 1563750;
const double Freq_mult_doulle = 1563749.87061476;
*/
/*
#define CLK_Set 10
const ulong Freq_mult_ulong = 1407375;
const double Freq_mult_doulle = 1407374.88355328;
*/
/*
#define CLK_Set 11
const ulong Freq_mult_ulong = 1279432;
const double Freq_mult_doulle = 1279431.712321164;
*/
/*
#define CLK_Set 12
const ulong Freq_mult_ulong = 1172812;
const double Freq_mult_doulle = 1172812.402961067;
*/
/*
#define CLK_Set 13
const ulong Freq_mult_ulong = 1082596;
const double Freq_mult_doulle = 1082596.064271754;
*/
/*
#define CLK_Set 14
const ulong Freq_mult_ulong = 1005268;
const double Freq_mult_doulle = 1005267.773966629;
*/
/*
#define CLK_Set 15
const ulong Freq_mult_ulong = 938250;
const double Freq_mult_doulle = 938249.9223688533;
*/
//**************************修改硬件时要修改的部分********************************
#define AD9854_DataBus P0
#define AD9854_AdrBus P2
sbit AD9854_RST = P3^7; //AD9854复位端口
sbit AD9854_UDCLK = P3^6; //AD9854更新时钟
sbit AD9854_WR = P3^5; //AD9854写使能,低有效
sbit AD9854_RD = P3^4; //AD9854读使能,低有效
/*
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2013-08-29 15:36 DDS最终版\
目录 0 2014-09-15 14:07 DDS最终版\DDS\
文件 19296 2013-08-28 17:01 DDS最终版\DDS\AD9854.c
文件 964 2008-08-25 19:01 DDS最终版\DDS\AD9854.h
文件 32753 2013-08-28 17:01 DDS最终版\DDS\AD9854.LST
文件 20182 2013-08-28 17:01 DDS最终版\DDS\AD9854.OBJ
文件 63353 2013-08-28 17:01 DDS最终版\DDS\DDS
文件 20106 2013-08-28 17:01 DDS最终版\DDS\DDS.hex
文件 92 2013-08-28 17:01 DDS最终版\DDS\DDS.lnp
文件 69346 2013-08-28 17:01 DDS最终版\DDS\DDS.M51
文件 3051 2013-08-29 13:30 DDS最终版\DDS\DDS.opt.bak
文件 0 2014-09-15 14:06 DDS最终版\DDS\DDS.plg
文件 2387 2008-08-25 21:56 DDS最终版\DDS\DDS.Uv2.bak
文件 68658 2014-09-15 14:07 DDS最终版\DDS\DDS.uvgui.wdl
文件 14182 2014-09-15 14:07 DDS最终版\DDS\DDS.uvopt
文件 14811 2014-09-15 14:07 DDS最终版\DDS\DDS.uvproj
文件 3059 2013-08-28 17:01 DDS最终版\DDS\DDS_Opt.Bak
文件 2345 2008-08-25 19:23 DDS最终版\DDS\DDS_Uv2.Bak
文件 1633 2008-08-27 08:59 DDS最终版\DDS\key.c
文件 134 2008-08-25 10:38 DDS最终版\DDS\key.h
文件 3305 2013-08-28 17:01 DDS最终版\DDS\key.LST
文件 2319 2013-08-28 17:01 DDS最终版\DDS\key.OBJ
文件 1447 2013-08-28 17:01 DDS最终版\DDS\main.c
文件 4775 2013-08-28 17:01 DDS最终版\DDS\main.LST
文件 4940 2013-08-28 17:01 DDS最终版\DDS\main.OBJ
文件 21907 2013-08-28 17:01 DDS最终版\DDS\menu.c
文件 409 2008-08-26 11:10 DDS最终版\DDS\menu.h
文件 48800 2013-08-28 17:01 DDS最终版\DDS\menu.LST
文件 38348 2013-08-28 17:01 DDS最终版\DDS\menu.OBJ
文件 7645 2013-08-28 17:01 DDS最终版\DDS\ocmj.c
文件 465 2008-08-26 13:43 DDS最终版\DDS\ocmj.h
............此处省略44个文件信息
- 上一篇:利用DDS产生各种信号的源码
- 下一篇:贝塞尔曲线函数 曲线平滑算法
相关资源
- 利用DDS产生各种信号的源码
- 捷变频雷达信号代码
- 基于AT89C51单片机的多功能函数信号发
- 基于FPGA的任意波形发生器硬件系统设
- DDS简易信号发生器设计指导
- 【FPGA】信号发生器266361
- 于DDS技术的信号发生器的设计与实现
- multisim仿真10-10KHZ函数信号发生器
- OpenDDS Version 3.12中文版
- 基于DDS正弦波信号发生器
- 基于LabVIEW的虚拟函数信号发生器的论
- 基于DDS的三相正弦波发生器
- 基于FPGA信号发生器的设计
- 超级全的用AD9850制作信号发生器的资
- AD9854.PcbDoc
- vhdl dds 方波 正弦波 信号发生器
- 在FPGA中实现DDS波形可选,频率可调,
- 基于stm32f103c8的ad9854驱动程序
- verilog实现DDS
- 基于51单片机的高频函数信号发生器
- fpga课程设计-基于并行AD的信号发生器
- DDS的原理及FPGA实现代码
- VHDL语言实现DDS的完整程序 Quartus仿真
- FPGA basys2 信号发生器设计
- 基于VERILOG HDL的信号发生器
- 基于Quartus II 的dds信号发生器.rar.rar
- 基于DDS技术的毫米波雷达收发器频综
- quartus ii verilog hdl 正弦信号发生器
- 毕业论文51系列单片机实现AD9850DDS信号
- 基于dds信号发生器的设计
评论
共有 条评论