• 大小: 2.33MB
    文件类型: .zip
    金币: 1
    下载: 0 次
    发布日期: 2023-11-18
  • 语言: 其他
  • 标签: Verilog  FPGA  

资源简介

计算机组成原理上机报告,用Verilog语言实现多功能运算器ALU的设计实验,仿真波形并书写实验报告。编程环境:Vivado HSL,设计语言:Verilog HDL。文档排版:LaTeX。内附实现代码,仿真波形截图,完整文档TeX源文件和学校Logo等,可参考与修改,请勿传播。

资源截图

代码片段和文件信息

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2018-11-25 20:33  ALU设计\
     文件        1177  2018-11-21 19:01  ALU设计\ALU.v
     文件        1119  2018-11-25 20:32  ALU设计\document.aux
     文件       54508  2018-11-25 20:32  ALU设计\document.log
     文件      842340  2018-11-25 20:32  ALU设计\document.pdf
     文件       53464  2018-11-25 20:32  ALU设计\document.synctex.gz
     文件        4656  2018-11-25 20:32  ALU设计\document.tex
     文件         328  2018-11-11 11:50  ALU设计\document.toc
     目录           0  2018-11-25 20:28  ALU设计\figures\
     文件       53390  2018-11-21 23:49  ALU设计\figures\diagram.png
     文件       33384  2018-11-21 19:36  ALU设计\figures\logic.png
     文件      592595  2018-11-04 00:19  ALU设计\figures\Logo.png
     文件       53196  2018-11-21 19:36  ALU设计\figures\projectstruct.png
     文件       89786  2018-11-21 19:36  ALU设计\figures\simulation.png
     文件       25874  2018-11-21 23:49  ALU设计\figures\simulation1.png
     文件       31403  2018-11-21 23:49  ALU设计\figures\simulation2.png
     文件       26930  2018-11-25 20:28  ALU设计\figures\simulation3.png
     文件       18392  2018-11-25 20:28  ALU设计\figures\simulation4.png
     文件        1935  2018-11-25 20:31  ALU设计\Test.v
     文件      842340  2018-11-25 20:32  ALU设计\计科1605-2016011186-罗登.pdf

评论

共有 条评论