资源简介
这是一份基于FPGA的数字频率计的设计，用到了verilog 语言，通过检测波形的高低电平来计算出该波形的频率大小并显示在数码管上。
代码片段和文件信息
- 上一篇：北邮 模电实验 OTL功率放大设计仿真报告
- 下一篇：时间序列分析代码.R
相关资源
- FPGA实现FFT （设计报告+源代码）
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- 18个手把手教你FPGA的入门实验
- 毕业论文OFDM 通信系统基带数据处理部
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- SG3525频率计算器和漆包线面积计算器
- 频率计数器基本版
- Verilog8b10b编码
- ws2812驱动代码FPGA ALTERA
- stm32 频率计 高精度
- Master SPI的Verilog源代码（包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- EDA技术：正弦信号发生器设计
- 占空比，幅值和步进可调的DDS输出，
- 32位进位选择加法器
- 无线通信fpga设计田耘
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- fpga数字电压表设计
- 基于fpga的dds信号发生器的代码
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
评论
共有 条评论