资源简介
基于 Altera FPGA 的多路抢答器,具有倒计时及报警等功能。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2740 2010-12-30 15:39 qiangdaqi121212\ans.bsf
文件 3365 2010-12-30 15:35 qiangdaqi121212\ans.vhd
文件 1248 2010-12-28 09:26 qiangdaqi121212\ans.vhd.bak
文件 2171 2010-12-30 15:38 qiangdaqi121212\cntt.bsf
文件 1455 2010-12-30 12:43 qiangdaqi121212\cntt.vhd
文件 1353 2010-12-28 09:48 qiangdaqi121212\cntt.vhd.bak
文件 4928 2010-12-30 15:49 qiangdaqi121212\db\logic_util_heursitic.dat
文件 2003 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.asm.qmsg
文件 2588 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.eda.qmsg
文件 44510 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.fit.qmsg
文件 8291 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.map.qmsg
文件 1973 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.qmsg
文件 48173 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.tan.qmsg
文件 1411 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(0).cnf.cdb
文件 845 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(0).cnf.hdb
文件 7478 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(1).cnf.cdb
文件 1442 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(1).cnf.hdb
文件 3096 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(2).cnf.cdb
文件 1389 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(2).cnf.hdb
文件 1639 2010-12-28 00:13 qiangdaqi121212\db\qiangda.(3).cnf.cdb
文件 802 2010-12-28 00:13 qiangdaqi121212\db\qiangda.(3).cnf.hdb
文件 2003 2010-12-30 15:49 qiangdaqi121212\db\qiangda.asm.qmsg
文件 1403 2010-12-30 15:49 qiangdaqi121212\db\qiangda.asm.rdb
文件 89 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cbx.xml
文件 713 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.bpm
文件 21286 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.cdb
文件 28 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.ecobp
文件 12204 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.hdb
文件 196 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.kpt
文件 4 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.logdb
............此处省略107个文件信息
----------- --------- ---------- ----- ----
文件 2740 2010-12-30 15:39 qiangdaqi121212\ans.bsf
文件 3365 2010-12-30 15:35 qiangdaqi121212\ans.vhd
文件 1248 2010-12-28 09:26 qiangdaqi121212\ans.vhd.bak
文件 2171 2010-12-30 15:38 qiangdaqi121212\cntt.bsf
文件 1455 2010-12-30 12:43 qiangdaqi121212\cntt.vhd
文件 1353 2010-12-28 09:48 qiangdaqi121212\cntt.vhd.bak
文件 4928 2010-12-30 15:49 qiangdaqi121212\db\logic_util_heursitic.dat
文件 2003 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.asm.qmsg
文件 2588 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.eda.qmsg
文件 44510 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.fit.qmsg
文件 8291 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.map.qmsg
文件 1973 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.qmsg
文件 48173 2010-12-30 15:48 qiangdaqi121212\db\prev_cmp_qiangda.tan.qmsg
文件 1411 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(0).cnf.cdb
文件 845 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(0).cnf.hdb
文件 7478 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(1).cnf.cdb
文件 1442 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(1).cnf.hdb
文件 3096 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(2).cnf.cdb
文件 1389 2010-12-30 15:49 qiangdaqi121212\db\qiangda.(2).cnf.hdb
文件 1639 2010-12-28 00:13 qiangdaqi121212\db\qiangda.(3).cnf.cdb
文件 802 2010-12-28 00:13 qiangdaqi121212\db\qiangda.(3).cnf.hdb
文件 2003 2010-12-30 15:49 qiangdaqi121212\db\qiangda.asm.qmsg
文件 1403 2010-12-30 15:49 qiangdaqi121212\db\qiangda.asm.rdb
文件 89 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cbx.xm
文件 713 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.bpm
文件 21286 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.cdb
文件 28 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.ecobp
文件 12204 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.hdb
文件 196 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.kpt
文件 4 2010-12-30 15:49 qiangdaqi121212\db\qiangda.cmp.logdb
............此处省略107个文件信息
- 上一篇:数据库课程设计报告
- 下一篇:OA最新办公系统源码
相关资源
- FPGA实现FFT (设计报告+源代码)
- 18个手把手教你FPGA的入门实验
- 毕业论文OFDM 通信系统基带数据处理部
-
Altera公司的Verilog Coding st
yle - ALTERA最新MAX10评估板原理图
- ws2812驱动代码FPGA ALTERA
- 基于FPGA cyclone II 的LCD显示verilog代码
- EDA技术:正弦信号发生器设计
- 单片机RS485多路数据采集系统
- 无线通信fpga设计田耘
- FPGA直接驱动LCD12864的Verilog程序
- fpga数字电压表设计
- 基于fpga的dds信号发生器的代码
- 哈工大计算机设计与实践cpu源码及报
- FPGA数字频率计的设计中英对照外文文
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
- 基于OPNET的TDMA多路访问技术仿真研究
- verilog 交通灯
- 基于FPGA的Verilog HDL语言数字钟
- fpga flash control verilog
- Altera Cyclone IV E 集成库
- FPGA实现信号延时的方法
- 88E1111的FPGA开发板的原理图
- CAN驱动器-MCP2515-接口程序-Verilog
- FPGA-I2C-读LM75BDP温度传感器-驱动程序
- 按键加减程序—fpga
- 基于FPGA的多功能波形发生器的设计与
- 基于FPGA数字频率计设计
- 基于FPGA的抢答器设计
评论
共有 条评论