资源简介
华科组原课设，在logisim平台实现单周期CPU，5段流水线，理想流水线，插气泡和数据重定向处理各种冲突，包含老师给的各种测试案例和运行结果，以及各种故障处理。包括任务书和mips指令集
代码片段和文件信息
相关资源
- 单周期CPU设计
- 单周期CPU实验
- 单周期CPU设计vivado
- Logisim汉化版附汉化说明
- LogiSim用户手册中文.pdf
- logisim全套资源
- logisim汉化版
- Verilog 语言设计单周期MIPS CPU42条指令
- 计算机组成大作业 logisim单周期设计
- MIPS CPU设计、理想指令流水线设计
- 华中科技大学组成原理实验
- logisim单周期CPU283100
- logisim搭建32位单周期CPU
- logisim画CPU：8位可控加减法电路设计
- Logisim单周期CPU 通过测试
- Logisim单周期CPU
- 单周期CPU verilog设计代码和仿真代码
- 单周期CPU代码实现
- 基于logisim的五段流水线设计
- 数字逻辑课设：数字时钟logisim文件
- MIPS32位单周期CPU
- 华中科技大学计算机组成原理实验（
- 北航计组P0-Logisim简单部件与状态机
- Logisim单周期CPU Logisim单周期CPU 已通过
- 单周期CPUMIPS32位单周期CPU 32位MIPS单周
- Mips1.circ
- 华中科技大学 MIPS_CPU 实现了动态分支
- 计算机模型.circ
- Logisim运动码表设计
- 北航计组实验代码和电路二Logisim单周
川公网安备 51152502000135号
评论
共有 条评论