资源简介
注意:先按快捷键Ctrl+K让时钟自动跳动!!!
利用logisim软件实现数字时钟。
要求:
1. 利用logisim自带的元器件:各种逻辑门(Gate)、触发器(Flip-Flop)、7段数码管(7-Segment Display)等实现显示时、分、秒的数字钟。
2. 两位数码管显示小时并满24进位,两位显示分钟和两位显示秒钟的数码管满60进位。
3. 制作子电路芯片实现7490/74390(计数/分频)、4511/7448(7段数码管译码)的功能。不可以使用logisim自带工具:计数器(Counter)和十六进制显示器(Hex Digit Display)。
4. 方波信号使用Clock工具产生,自行设置电路时钟频率和分频电路,使计时贴近真实时间。
代码片段和文件信息
- 上一篇:城市出租车GPS位置数据
- 下一篇:Log和Canny边缘检测算子
相关资源
- 单片机数字时钟包附电路图 源程序
- 基于logisim的8位模型计算机计组大作业
- logisim汉字字库存储芯片扩展实验.tx
- 基于ISE的基本数字时钟工程
- 北航计算机组成P0-P6
- 基于STC89C52单片机的数字时钟
- 基于单片机的数字时钟系统设计
- Logisim 2.7.1 TRP汉化整合包
- 数电课程设计-数字时钟multisim
- EDA 数字时钟课程设计 Quartus II 闹钟
- 12/24小时数字时钟设计
- 74ls90十进制数字24小时时钟设计图
- 数字时钟微机原理课程设计
- 基于单片机的数字时钟
- 南京理工大学 2018研究生电类综合实验
- verilog编写的数字时钟、万年历、闹钟
- 基于verilog的数字时钟设计
- 数字时钟原理图+pcb
- 基于nexys4 ddr的数字时钟
- 24条指令cpu+分支流水线实验(完整)
- 利用矩阵键盘控制51单片机LCD12864显示
- FPGA数字时钟含闹钟
- 基于verilog语言的数字时钟设计
- 芯片介绍 74ls00 2输入四与非门、
- 数字时钟设计内含原理图、源代码、
- 基于VHDL的多功能数字时钟设计
- FPGA课程设计,数字时钟,verilog编写
- Logisim汉化版附汉化说明
- 基于FPGA的多功能时钟verilog语言.zip
- LogiSim用户手册中文.pdf
评论
共有 条评论