资源简介
浙江大学计算机组成实验12指令扩展多周期CPU实现
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “D:/ise/my_exp/exp12/MCtrl/testMC.v“;
static int ng1[] = {0 0};
static int ng2[] = {1 0};
static unsigned int ng3[] = {201326596U 0U};
static void Initial_79_0(char *t0)
{
char *t1;
char *t2;
char *t3;
LAB0: t1 = (t0 + 5568U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(79 ng0);
LAB4: xsi_set_current_line(81 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 3848);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(82 ng0);
t2 = ((char*)((ng2)));
t3 = (t0 + 4008);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(83 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 4168);
xsi_vlogvar_assign_value(t3 t2 0 0 32);
xsi_set_current_line(84 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 4328);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(85 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 4488);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(86 ng0);
t2 = ((char*)((ng2)));
t3 = (t0 + 4648);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(89 ng0);
t2 = (t0 + 5376);
xsi_process_wait(t2 100000LL);
*((char **)t1) = &&LAB5;
LAB1: return;
LAB5: xsi_set_current_line(144 ng0);
t2 = ((char*)((ng2)));
t3 = (t0 + 3848);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(145 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 4008);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(146 ng0);
t2 = ((char*)((ng3)));
t3 = (t0 + 4168);
xsi_vlogvar_assign_value(t3 t2 0 0 32);
xsi_set_current_line(147 ng0);
t2 = (t0 + 5376);
xsi_process_wait(t2 20000LL);
*((char **)t1) = &&LAB6;
goto LAB1;
LAB6: xsi_
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2020-05-30 13:20 exp12\
目录 0 2020-05-30 13:09 exp12\MCPU\
文件 86 2020-05-30 12:38 exp12\MCPU\ABC.jhd
文件 5242 2020-03-22 19:13 exp12\MCPU\ABC.sch
文件 1685 2020-03-22 19:14 exp12\MCPU\ABC.sym
文件 1512 2020-05-30 12:39 exp12\MCPU\ABC.vf
文件 1868 2020-03-22 19:02 exp12\MCPU\ADC32.sym
文件 638 2020-03-01 18:50 exp12\MCPU\ADC32.v
文件 1495 2015-06-28 22:11 exp12\MCPU\add_32.sym
文件 606 2020-02-25 20:54 exp12\MCPU\add_32.v
文件 311 2020-05-30 12:38 exp12\MCPU\ALU.jhd
文件 16765 2020-05-23 13:17 exp12\MCPU\ALU.sch
文件 2555 2017-04-04 23:18 exp12\MCPU\ALU.sym
文件 3473 2020-05-30 12:39 exp12\MCPU\ALU.vf
文件 1355 2014-03-19 21:28 exp12\MCPU\and32.sym
文件 613 2020-02-25 21:06 exp12\MCPU\and32.v
文件 1266 2020-04-19 22:32 exp12\MCPU\Ext_32.sym
文件 651 2020-05-09 15:15 exp12\MCPU\Ext_32.v
目录 0 2020-05-30 12:35 exp12\MCPU\ipcore_dir\
目录 0 2020-05-30 12:37 exp12\MCPU\iseconfig\
文件 6288 2020-05-30 13:09 exp12\MCPU\iseconfig\MCPU.projectmgr
文件 20382 2020-05-30 13:05 exp12\MCPU\iseconfig\MCPU.xreport
文件 11391 2020-05-30 12:45 exp12\MCPU\mcpu.bgn
文件 31186 2020-05-30 12:48 exp12\MCPU\MCPU.bld
文件 1292 2020-05-30 12:48 exp12\MCPU\MCPU.cmd_log
文件 14005 2020-05-30 13:09 exp12\MCPU\MCPU.gise
文件 88 2020-05-30 12:39 exp12\MCPU\MCPU.jhd
文件 6 2020-05-30 12:47 exp12\MCPU\MCPU.lso
文件 1052363 2020-05-30 12:45 exp12\MCPU\MCPU.ncd
文件 866639 2020-05-30 12:48 exp12\MCPU\MCPU.ngc
文件 1288571 2020-05-30 12:42 exp12\MCPU\MCPU.ngd
............此处省略1000个文件信息
相关资源
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
- hdb3的Verilog HDL编码
- ZEDBoard实现OV7725显示Verilog
- 简单CPU的Verilog设计
- 基于verilog的oc8051IP核
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
- FPGA_W5500源码
- AD7689.rar
- 16分频器的Verilog HDL程序源代码
- 10/100/1000M以太网verilog hdl实现源码
- 反应计时器设计+毫秒计时器+延时计数
- ad5305控制程序
- 精通Verilog HDL_IC设计核心技术实例详解
- FFT(快速傅里叶变换)的FPGA实现
- Verilog VGA 显示图片切换程序
- QSPI_FLASH_MODEL.zip
评论
共有 条评论