资源简介
verilog编写，八位ALU，加减与或比较
(verilog prepared eight ALU, subtract, or compare with)
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 994 2013-07-02 10:06 ALU.v
文件 2567 2013-07-02 11:49 ALU.bsf
----------- --------- ---------- ----- ----
文件 994 2013-07-02 10:06 ALU.v
文件 2567 2013-07-02 11:49 ALU.bsf
- 上一篇：CR95HF操作命令中文版
- 下一篇：qtopia下的简易pda应用程序
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE，和
- 硬件课程设计—流水灯（quartus软件
- Verilog按键代码
- verilog的PCI源代码，非常详细，顶层模
- CPLD Verilog数字密码锁 源码
- 计组实验（ALU的设计）
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现（源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 在回路中由Kaluza-Klein瘦子介导的750
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- Continuum of positive solutions for discrete &
- ddr_verilog
- on existence and uniqueness of invariant measu
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南（中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
川公网安备 51152502000135号
评论
共有 条评论