资源简介
包含一个vhdl与verilog语言的语法对比 以及代码的转换
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 12060 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.fda
文件 4533 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.v
文件 25 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_compile.do
文件 186 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_synplify.tcl
文件 100373 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb.v
文件 36 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_compile.do
文件 264 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_sim.do
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\runsim.pl
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.pl
文件 4533 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\rtl\filter\filter.v
文件 132 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\all.do
文件 104962 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\filter.vec
文件 1148 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\runsim.log
文件 88501 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\vsim.log
文件 70056 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\modelsim.ini
文件 770 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\pat\test.pat
文件 54 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\sim.do
文件 176 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\vlog.f
文件 100881 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v
文件 100373 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v.bak
文件 77 2012-12-25 17:09 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wav\wave.do
文件 606208 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wlf\filter.wlf
文件 18008 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.asm
文件 5701 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.rw
文件 2267 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dat
文件 4907 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dbs
............此处省略120个文件信息
----------- --------- ---------- ----- ----
文件 12060 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.fda
文件 4533 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.v
文件 25 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_compile.do
文件 186 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_synplify.tcl
文件 100373 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb.v
文件 36 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_compile.do
文件 264 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_sim.do
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\runsim.pl
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.pl
文件 4533 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\rtl\filter\filter.v
文件 132 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\all.do
文件 104962 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\filter.vec
文件 1148 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\runsim.log
文件 88501 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\vsim.log
文件 70056 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\modelsim.ini
文件 770 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\pat\test.pat
文件 54 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\sim.do
文件 176 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\vlog.f
文件 100881 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v
文件 100373 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v.bak
文件 77 2012-12-25 17:09 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wav\wave.do
文件 606208 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wlf\filter.wlf
文件 18008 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.asm
文件 5701 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.rw
文件 2267 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dat
文件 4907 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dbs
............此处省略120个文件信息
- 上一篇:单片机程序加密的几种实用方法
- 下一篇:围棋积分编排系统,自动帮你进行比赛编排
相关资源
- 基于spartan3an的贪吃蛇游戏设计
- 片外SRAM读写测试代码,亲测可用
- 模型机 vhdl实现
- SPI接口VHDL的基本設計
- VHDL设计多功能数字钟
- verilog编写的ALU
- 伪随机数产生的verilog文件
- ca码生成(verilog)
- 基于FPGA乒乓球游戏机Verilog设计
- 用7段共阳数码管做的时钟 verilog程序
- verilog的ds18b20代码
- 计算机组成原理课程设计vhdl设计cpu
- CAN总线IP核的VerilogHDL源码
- D和JK触发器的Verilog程序Quartus II工程,
- AD7768 Verilog Driver
- lvds_ctr_top 用verilog编写的LVDS接口驱动
- ethernet_mii_udp_1 Verilog开发的
- exp12
- Xilinx LDPC
- fpga 中科院FPGA的课件!纯英文
- VHDLDesignandFPGAImplementationofLDPCDecode 一篇
- Xilinx Spartan-6 XC6SLX9的F
- VHDL设计的串口通信程序
- CAN总线verilog代码
- AD9520 Verilog
- notepad++中使用Verilog软件及配置
- notepad++下的verilog代码补全配置文件
- Verilog SOPC高级实验教程 -夏宇闻-带书
- vcs user guide 2017
- Vivado 2019.2.txt
评论
共有 条评论