资源简介
包含一个vhdl与verilog语言的语法对比 以及代码的转换

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 12060 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.fda
文件 4533 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.v
文件 25 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_compile.do
文件 186 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_synplify.tcl
文件 100373 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb.v
文件 36 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_compile.do
文件 264 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_sim.do
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\runsim.pl
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.pl
文件 4533 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\rtl\filter\filter.v
文件 132 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\all.do
文件 104962 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\filter.vec
文件 1148 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\runsim.log
文件 88501 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\vsim.log
文件 70056 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\modelsim.ini
文件 770 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\pat\test.pat
文件 54 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\sim.do
文件 176 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\vlog.f
文件 100881 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v
文件 100373 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v.bak
文件 77 2012-12-25 17:09 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wav\wave.do
文件 606208 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wlf\filter.wlf
文件 18008 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.asm
文件 5701 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.rw
文件 2267 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dat
文件 4907 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dbs
............此处省略120个文件信息
----------- --------- ---------- ----- ----
文件 12060 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.fda
文件 4533 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter.v
文件 25 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_compile.do
文件 186 2012-12-25 17:03 vhd2v\dspfilter_verilog\filter_synplify.tcl
文件 100373 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb.v
文件 36 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_compile.do
文件 264 2012-12-25 17:03 vhd2v\dspfilter_verilog\tb_sim.do
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\bin\runsim.pl
文件 1497 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\realdate.com
文件 679 2012-12-03 12:07 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.bat
文件 3059 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\bin\runsim.pl
文件 4533 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\rtl\filter\filter.v
文件 132 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\all.do
文件 104962 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\filter.vec
文件 1148 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\runsim.log
文件 88501 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\log\vsim.log
文件 70056 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\modelsim.ini
文件 770 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\pat\test.pat
文件 54 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\sim.do
文件 176 2012-12-03 10:37 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\scr\vlog.f
文件 100881 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v
文件 100373 2012-12-25 17:03 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\tb\tb.v.bak
文件 77 2012-12-25 17:09 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wav\wave.do
文件 606208 2012-12-25 17:16 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\wlf\filter.wlf
文件 18008 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.asm
文件 5701 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\verilog.rw
文件 2267 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dat
文件 4907 2012-12-25 17:15 vhd2v\filter_sim_perl\xlab\cvsdb\cvstest\sim\filter\work\filter\_primary.dbs
............此处省略120个文件信息
- 上一篇:单片机程序加密的几种实用方法
- 下一篇:围棋积分编排系统,自动帮你进行比赛编排
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
评论
共有 条评论