资源简介
基于DE2平台的sobel 算子的实现代码.其中包括了vga ,ccd 控制等程序代码。
![](http://www.nz998.com/pic/36785.jpg)
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 830 2010-05-06 11:41 sobel程序\abs.v
文件 2102 2010-05-06 11:36 sobel程序\data_grads.v
文件 5825 2010-05-06 16:03 sobel程序\fe_data3by3.v
文件 6706 2010-05-06 16:03 sobel程序\fe_fifo1.v
文件 6706 2010-05-06 16:03 sobel程序\fe_fifo2.v
文件 3089 2010-05-06 16:02 sobel程序\fe_generater_mode3by3.v
文件 1764 2010-05-09 17:17 sobel程序\Grads.v
文件 3054 2010-05-06 11:38 sobel程序\Gx_grad.v
文件 3054 2010-05-06 11:38 sobel程序\Gy_grad.v
目录 0 2010-06-08 19:05 sobel程序
----------- --------- ---------- ----- ----
33130 10
----------- --------- ---------- ----- ----
文件 830 2010-05-06 11:41 sobel程序\abs.v
文件 2102 2010-05-06 11:36 sobel程序\data_grads.v
文件 5825 2010-05-06 16:03 sobel程序\fe_data3by3.v
文件 6706 2010-05-06 16:03 sobel程序\fe_fifo1.v
文件 6706 2010-05-06 16:03 sobel程序\fe_fifo2.v
文件 3089 2010-05-06 16:02 sobel程序\fe_generater_mode3by3.v
文件 1764 2010-05-09 17:17 sobel程序\Grads.v
文件 3054 2010-05-06 11:38 sobel程序\Gx_grad.v
文件 3054 2010-05-06 11:38 sobel程序\Gy_grad.v
目录 0 2010-06-08 19:05 sobel程序
----------- --------- ---------- ----- ----
33130 10
- 上一篇:实现两个有序单链表的合并
- 下一篇:项目开发报告——人力资源管理系统
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- vhdl与lcd1602实现的多控制电子钟
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- CPLD Verilog数字密码锁 源码
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
评论
共有 条评论