资源简介
使用Verilog实现16位单周期CPU，并且进行PCPU的软件仿真
之前上传的那个是32位的，传错了不好意思
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 8594 2018-08-27 23:10 MIPS.zip
----------- --------- ---------- ----- ----
文件 8594 2018-08-27 23:10 MIPS.zip
- 上一篇：利用联合对角化技术进行信号盲分离
- 下一篇：汇编语言实现数字的输入排序显示
相关资源
- MIPS汇编指令大全
- 单片机8-16位曼彻斯特编码
- tomato-K26
- MIPS指令集手册
- 基于VHDL的16位ALU简易设计
- MIPS五级流水线CPU+cache设计
- mips汇编器
- 应用层读写取i2c设备代码可读写8位，
- MIPS单周期CPU-组成原理实验-华中科技
- 使用verilog完成的MIPS指令集54条单周期
- ARM、PowerPC、MIPS反汇编工具V1.23.03
- VHDL编写的16位计数器
- 北邮 计算机系统结构实验四-使用MI
- XilinxSpartan上实现31条MIPS指令流水线
- msp430f5529控制16位高精度adc ads1115程序
- 16位ADS8509原理图及程序
- LTC1865（16位AD转换器）
- 汇编语言32位乘32位乘法用16位做
- PAC0产生8/16位PWM及不着功能样例！c8
- Verilog实现MIPS的5级流水线cpu设计Mode
- md5 16位 32位加密，支持大小写
- 利用SN74181芯片构成16位ALU的原理
- cisco ios DYNAMIPSGUI适用
- x86、NP、ASIC、MIPS架构对比.doc
- MIPS体系结构及其指令集模拟器的分析
- mips流水线源代码
- 用于FPGA 的SPI -16位模拟端口做从机
- 流水线CPU+实验报告.zip
- 16位浮点FFT算法的VHDL实现
- 组成原理课程设计16位全加器电路的设
评论
共有 条评论