资源简介
测试过的匹配滤波器Verilog代码。用modelsim仿真
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2263 2008-07-24 22:44 ht.v
文件 38 2008-07-24 22:45 LIB.DLS
文件 16077 2008-07-24 22:45 U9654108.DLS
文件 66580 2008-07-24 22:45 ht.cnf
文件 5216 2008-07-24 22:45 ht.scf
文件 10957 2008-07-24 22:19 ht(1).cnf
文件 6629 2008-07-24 22:19 ht(2).cnf
文件 22584 2008-07-24 22:19 ht(3).cnf
文件 2675 2008-07-24 22:19 ht(4).cnf
文件 1851 2008-07-24 22:19 ht(5).cnf
文件 15680 2008-07-24 22:47 ht.acf
文件 9825 2008-07-24 22:45 ht.fit
文件 3593 2008-07-24 22:47 ht.hif
文件 467 2008-07-24 22:45 ht.mmf
文件 27507 2008-07-24 22:45 ht.ndb
文件 5166 2008-07-24 22:45 ht.pin
文件 5674 2008-07-24 22:45 ht.pof
文件 51833 2008-07-24 22:45 ht.rpt
文件 88993 2008-07-24 22:45 ht.snf
----------- --------- ---------- ----- ----
343608 19
----------- --------- ---------- ----- ----
文件 2263 2008-07-24 22:44 ht.v
文件 38 2008-07-24 22:45 LIB.DLS
文件 16077 2008-07-24 22:45 U9654108.DLS
文件 66580 2008-07-24 22:45 ht.cnf
文件 5216 2008-07-24 22:45 ht.scf
文件 10957 2008-07-24 22:19 ht(1).cnf
文件 6629 2008-07-24 22:19 ht(2).cnf
文件 22584 2008-07-24 22:19 ht(3).cnf
文件 2675 2008-07-24 22:19 ht(4).cnf
文件 1851 2008-07-24 22:19 ht(5).cnf
文件 15680 2008-07-24 22:47 ht.acf
文件 9825 2008-07-24 22:45 ht.fit
文件 3593 2008-07-24 22:47 ht.hif
文件 467 2008-07-24 22:45 ht.mmf
文件 27507 2008-07-24 22:45 ht.ndb
文件 5166 2008-07-24 22:45 ht.pin
文件 5674 2008-07-24 22:45 ht.pof
文件 51833 2008-07-24 22:45 ht.rpt
文件 88993 2008-07-24 22:45 ht.snf
----------- --------- ---------- ----- ----
343608 19
相关资源
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
- hdb3的Verilog HDL编码
- ZEDBoard实现OV7725显示Verilog
- 简单CPU的Verilog设计
- 基于verilog的oc8051IP核
- CRC_GEN_CONFIGUABLE.rar
- Notepad Verilog 插件nppVerilog
- AES高级加密算法的verilog语言实现
- FPGA_W5500源码
- AD7689.rar
- 16分频器的Verilog HDL程序源代码
- 10/100/1000M以太网verilog hdl实现源码
- 反应计时器设计+毫秒计时器+延时计数
- ad5305控制程序
- 精通Verilog HDL_IC设计核心技术实例详解
- FFT(快速傅里叶变换)的FPGA实现
- Verilog VGA 显示图片切换程序
- QSPI_FLASH_MODEL.zip
评论
共有 条评论