资源简介
采用键控法实现2FSK，功能模块设计如图所示。通过不同的分频器，产生频率分别为f1和f2的基频。基带信号为“1”时， 频率号为“1”时，频率f1的信号通过；当基带信号为“0”时，频率f2的信号通过。f1和f2作为正弦表的地址发生器的时钟，正弦表输出正弦波的样点数据，经过D/A数模转换，得到连续的2FSK信号。
代码片段和文件信息
- 上一篇：泰克示波器编程手册
- 下一篇：Clarke变换中系数（√）2／3的推导
相关资源
- 8B10B代码Verilog
- ISE仿真教程
- 16bitALU-verilog
- verilog实现60进制计数器
- verilog 十进制计数器
- verilog设计2倍频
- 自己编写的xilix ddr3 IP核用户接口ver
- 匹配滤波器Verilog代码
- verilog写的基于状态机的自动售货机
- 基于verilog语言的mips的CPU模型
- 8051IP核Verilog和VHDL代码全集D：DW8051（
- WISHBONE接口的UARTVerilog实现
- 二进制转BCD码的Verilog程序
- LCD1602显示代码，verilog HDL编写。
- 基于FPGA电子琴verilog HDL
- verilog MD5算法
- systemverilog读写文件测试代码
- verilog4位十进制计数器
- CRC32-8Verilog完成
- Verilog HDL电梯控制 数字系统课设
- 在FPGA上使用verilog实现SPI通信协议
- 《Verilog数字系统设计课程》第二版思
- 基于FPGA的verilog实现的AMI码的编解码
- SPI verilog代码
- 汽车尾灯Verilog语言
- verilog用减法实现可综合除法器
- 基于FPGA的Verilog编写的交通灯程序
- verilog N位除法器
- m序列verilog源代码
- 万年历verilog程序
评论
共有 条评论