资源简介
一个简单双核CPU的verilog实现(加中断、异常处理已通过实验箱验证)可以实现双核交替访存,提高访问存储器效率,同时可以通过内存数据区实现双核数据的共享。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1512 2009-09-30 22:20 verilog codes\ALU.v
文件 632 2009-08-30 12:16 verilog codes\clock.v
文件 6739 2009-10-24 12:48 verilog codes\CPU1.v
文件 10397 2009-10-24 18:29 verilog codes\CU.v
文件 11416 2009-10-24 18:37 verilog codes\CU1.v
文件 976 2009-09-30 22:16 verilog codes\CX.v
文件 662 2009-10-13 10:10 verilog codes\data_out.v
文件 2497 2009-10-12 12:57 verilog codes\div.v
文件 1182 2009-09-25 13:42 verilog codes\div_test.v
文件 2044 2009-10-24 12:47 verilog codes\general_CPU.v
文件 1346 2009-10-24 15:39 verilog codes\general_CU.v
文件 2361 2009-09-29 19:10 verilog codes\GR.v
文件 772 2009-10-07 23:53 verilog codes\interrupt.v
文件 814 2009-10-06 19:39 verilog codes\interrupt_register.v
文件 977 2009-10-10 21:01 verilog codes\int_chart.v
文件 6631 2009-10-24 15:31 verilog codes\KD_CPU.v
文件 902 2009-10-23 15:40 verilog codes\memory.v
文件 874 2009-09-29 19:11 verilog codes\mul1.v
文件 803 2009-08-30 12:12 verilog codes\mux2.v
文件 754 2009-10-01 17:00 verilog codes\mux21.v
文件 1850 2009-10-01 17:12 verilog codes\mux4.v
文件 923 2009-09-01 20:05 verilog codes\mux41.v
文件 991 2009-10-22 23:11 verilog codes\newIR.v
文件 930 2009-09-29 19:51 verilog codes\PC.v
文件 944 2009-10-13 09:58 verilog codes\PC1.v
文件 991 2009-10-13 09:17 verilog codes\register.v
文件 857 2009-10-06 21:09 verilog codes\sheild.v
文件 527 2009-10-05 16:44 verilog codes\shield.v
文件 1316 2009-10-07 13:10 verilog codes\SP.v
文件 8029 2009-10-24 21:31 verilog codes\testbench.v
............此处省略16个文件信息
----------- --------- ---------- ----- ----
文件 1512 2009-09-30 22:20 verilog codes\ALU.v
文件 632 2009-08-30 12:16 verilog codes\clock.v
文件 6739 2009-10-24 12:48 verilog codes\CPU1.v
文件 10397 2009-10-24 18:29 verilog codes\CU.v
文件 11416 2009-10-24 18:37 verilog codes\CU1.v
文件 976 2009-09-30 22:16 verilog codes\CX.v
文件 662 2009-10-13 10:10 verilog codes\data_out.v
文件 2497 2009-10-12 12:57 verilog codes\div.v
文件 1182 2009-09-25 13:42 verilog codes\div_test.v
文件 2044 2009-10-24 12:47 verilog codes\general_CPU.v
文件 1346 2009-10-24 15:39 verilog codes\general_CU.v
文件 2361 2009-09-29 19:10 verilog codes\GR.v
文件 772 2009-10-07 23:53 verilog codes\interrupt.v
文件 814 2009-10-06 19:39 verilog codes\interrupt_register.v
文件 977 2009-10-10 21:01 verilog codes\int_chart.v
文件 6631 2009-10-24 15:31 verilog codes\KD_CPU.v
文件 902 2009-10-23 15:40 verilog codes\memory.v
文件 874 2009-09-29 19:11 verilog codes\mul1.v
文件 803 2009-08-30 12:12 verilog codes\mux2.v
文件 754 2009-10-01 17:00 verilog codes\mux21.v
文件 1850 2009-10-01 17:12 verilog codes\mux4.v
文件 923 2009-09-01 20:05 verilog codes\mux41.v
文件 991 2009-10-22 23:11 verilog codes\newIR.v
文件 930 2009-09-29 19:51 verilog codes\PC.v
文件 944 2009-10-13 09:58 verilog codes\PC1.v
文件 991 2009-10-13 09:17 verilog codes\register.v
文件 857 2009-10-06 21:09 verilog codes\sheild.v
文件 527 2009-10-05 16:44 verilog codes\shield.v
文件 1316 2009-10-07 13:10 verilog codes\SP.v
文件 8029 2009-10-24 21:31 verilog codes\testbench.v
............此处省略16个文件信息
相关资源
- 用verilog语言写的CPU,支持外部中断与
- 基于FPGA的2FSK调制器的实现--大学作业
- 8B10B代码Verilog
- ISE仿真教程
- 16bitALU-verilog
- 系统属性CPU修改器。
- verilog实现60进制计数器
- verilog 十进制计数器
- verilog设计2倍频
- 自己编写的xilix ddr3 IP核用户接口ver
- 匹配滤波器Verilog代码
- verilog写的基于状态机的自动售货机
- 使用硬连线控制器的CPU设计
- 基于verilog语言的mips的CPU模型
- 8051IP核Verilog和VHDL代码全集D:DW8051(
- 西门子S7-200(CPU224)硬件接线图
- 多进程cpu调度仿真
- WISHBONE接口的UARTVerilog实现
- 智能卡操作,pc/sc模式
- 二进制转BCD码的Verilog程序
- LCD1602显示代码,verilog HDL编写。
- 基于FPGA电子琴verilog HDL
- verilog MD5算法
- systemverilog读写文件测试代码
- verilog4位十进制计数器
- CFS调度算法 详细解析
- CRC32-8Verilog完成
- Verilog HDL电梯控制 数字系统课设
- 在FPGA上使用verilog实现SPI通信协议
- 最新M1卡和CPU卡读卡机芯片FM1702SL源程
评论
共有 条评论