资源简介
用verilog语言写的CPU，支持外部中断与时钟中断，并有中断屏蔽和中断嵌套，提供指令集文档与结构图。其中指令集文档有CPU每一拍控制信号的详细说明。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 36259 2018-09-02 17:08 KD_CPU.rar
----------- --------- ---------- ----- ----
文件 36259 2018-09-02 17:08 KD_CPU.rar
相关资源
- 基于verilog语言的8位CPU设计
- 一个简单双核CPU的verilog实现加中断、
- 基于FPGA的2FSK调制器的实现--大学作业
- 8B10B代码Verilog
- ISE仿真教程
- 16bitALU-verilog
- 系统属性CPU修改器。
- verilog实现60进制计数器
- verilog 十进制计数器
- verilog设计2倍频
- 自己编写的xilix ddr3 IP核用户接口ver
- 匹配滤波器Verilog代码
- verilog写的基于状态机的自动售货机
- 使用硬连线控制器的CPU设计
- 基于verilog语言的mips的CPU模型
- 8051IP核Verilog和VHDL代码全集D：DW8051（
- 西门子S7-200（CPU224）硬件接线图
- 多进程cpu调度仿真
- WISHBONE接口的UARTVerilog实现
- 智能卡操作，pc/sc模式
- 二进制转BCD码的Verilog程序
- LCD1602显示代码，verilog HDL编写。
- 基于FPGA电子琴verilog HDL
- verilog MD5算法
- systemverilog读写文件测试代码
- verilog4位十进制计数器
- CFS调度算法 详细解析
- CRC32-8Verilog完成
- MCS-51汇编语言指令集
- Verilog HDL电梯控制 数字系统课设
评论
共有 条评论