资源简介
非常好的描述串口通信的verilog代码,非常全,包括收发双方的代码,还涉及到自定义串口通信指令
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 77806 2017-01-10 14:31 Uart_verilog\APP\EGo1_BT_Tool.apk
文件 10501 2016-12-02 17:56 Uart_verilog\bt_uart.v
文件 2735 2016-11-15 15:25 Uart_verilog\clk_div.v
文件 3466 2016-11-15 15:25 Uart_verilog\clk_gen.v
文件 414 2016-11-15 15:25 Uart_verilog\clogb2.txt
文件 9279 2016-11-15 15:25 Uart_verilog\cmd_parse.v
文件 3307 2016-11-15 15:25 Uart_verilog\debouncer.v
文件 3085 2016-11-15 15:25 Uart_verilog\lb_ctl.v
文件 1978 2016-11-15 15:25 Uart_verilog\meta_harden.v
文件 2324 2016-11-15 15:25 Uart_verilog\reset_bridge.v
文件 8752 2016-11-15 15:25 Uart_verilog\resp_gen.v
文件 2747 2016-11-15 15:25 Uart_verilog\rst_gen.v
文件 2584 2016-11-15 15:25 Uart_verilog\seg7decimal.v
文件 5778 2016-11-15 15:25 Uart_verilog\to_bcd.v
文件 4450 2016-11-15 15:25 Uart_verilog\uart_baud_gen.v
文件 2333 2016-11-15 15:25 Uart_verilog\uart_rx.v
文件 8277 2016-11-15 15:25 Uart_verilog\uart_rx_ctl.v
文件 3135 2016-11-15 15:25 Uart_verilog\uart_tx.v
文件 8159 2016-11-15 15:25 Uart_verilog\uart_tx_ctl.v
文件 6477 2017-01-10 15:08 Uart_verilog\xdc\bt_uart_EGo.xdc
目录 0 2018-09-09 14:53 Uart_verilog\APP
目录 0 2018-09-09 14:53 Uart_verilog\xdc
目录 0 2018-09-09 14:53 Uart_verilog
----------- --------- ---------- ----- ----
167587 23
----------- --------- ---------- ----- ----
文件 77806 2017-01-10 14:31 Uart_verilog\APP\EGo1_BT_Tool.apk
文件 10501 2016-12-02 17:56 Uart_verilog\bt_uart.v
文件 2735 2016-11-15 15:25 Uart_verilog\clk_div.v
文件 3466 2016-11-15 15:25 Uart_verilog\clk_gen.v
文件 414 2016-11-15 15:25 Uart_verilog\clogb2.txt
文件 9279 2016-11-15 15:25 Uart_verilog\cmd_parse.v
文件 3307 2016-11-15 15:25 Uart_verilog\debouncer.v
文件 3085 2016-11-15 15:25 Uart_verilog\lb_ctl.v
文件 1978 2016-11-15 15:25 Uart_verilog\me
文件 2324 2016-11-15 15:25 Uart_verilog\reset_bridge.v
文件 8752 2016-11-15 15:25 Uart_verilog\resp_gen.v
文件 2747 2016-11-15 15:25 Uart_verilog\rst_gen.v
文件 2584 2016-11-15 15:25 Uart_verilog\seg7decimal.v
文件 5778 2016-11-15 15:25 Uart_verilog\to_bcd.v
文件 4450 2016-11-15 15:25 Uart_verilog\uart_baud_gen.v
文件 2333 2016-11-15 15:25 Uart_verilog\uart_rx.v
文件 8277 2016-11-15 15:25 Uart_verilog\uart_rx_ctl.v
文件 3135 2016-11-15 15:25 Uart_verilog\uart_tx.v
文件 8159 2016-11-15 15:25 Uart_verilog\uart_tx_ctl.v
文件 6477 2017-01-10 15:08 Uart_verilog\xdc\bt_uart_EGo.xdc
目录 0 2018-09-09 14:53 Uart_verilog\APP
目录 0 2018-09-09 14:53 Uart_verilog\xdc
目录 0 2018-09-09 14:53 Uart_verilog
----------- --------- ---------- ----- ----
167587 23
- 上一篇:DWG格式电气元件图库
- 下一篇:在系统联系人头像改变后桌面联系人小部件图标同步更新
相关资源
- 嵌入式课程设计QT完美实现任意进制运
- LPC2138串口通信实验已成功
- verilog闹钟程序
- FTD2XX.dll和oflash.exe
- Verilog的135个经典设计.rar
- 实测亲测xilinx fpga uart 串口rs232工程,
- DSP最小系统的设计
- 两个51单片机串口通信
- VC嵌入式CLips专家系统实现战场环境的
- Verilog 咖啡机
- t9Input-stm32
- verilog实现的带FIFO的UART模块
- SD 卡 verilog仿真模型
- 密码锁Verilog设计程序
- FPGA 数字时钟
- RS编码器verilog仿真实现
- UART verilog仿真实现
- 密码锁的verilog代码
- STM32F103C8T6串口通信
- 嵌入式软件开发面试题整理
- 嵌入式工程师面试宝典
- 杭电嵌入式第一批考试题目答案
- tlv5618驱动
- Verilog 蜂鸣器实验——ModelSim的应用
- 可综合的8位串并转换verilog代码
- Verilog HDL卡式电话计费器设计
- STM32的GPIO口模拟串口通信
- 基于verilog的信号发生器
- Verilog四位并行乘法器
- 嵌入式系统原理与接口技术
评论
共有 条评论