资源简介
功能描述:
1.计时器:24小时计时器由2个60进制加计数器和I个24进制加计数器构成,输入CLK为1Hz(秒)的时钟,经过60进制加计数后产生1分钟的进位时钟信号,再经过60进制加计数后产生I小时的进位时钟信号送给24进制加计数器进行加计数,当加计数到达23: 59; 59后,再来一个秒脉冲,产生时的进位输出。将两个60进制加计数器和-一个24进制加计数器的输出送数码管显示,得到计时器的显示结果。其中,秒脉冲由EDA实调仪上的20MHz晶振分频得到。
2.倒计时:24小时倒计时器由2个60进制减计数器和1个24进制减计数器构成输入CLK为1Hz(秒)的时钟,经过60进制减计数后产生I分钟的借
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2019-06-27 21:33 TIME\
文件 2489 2019-06-25 23:11 TIME\day100.bsf
文件 427 2019-06-25 23:11 TIME\day100.v
文件 427 2019-06-25 23:01 TIME\day100.v.bak
目录 0 2019-06-27 21:33 TIME\db\
文件 11132 2019-06-25 23:15 TIME\db\logic_util_heursitic.dat
文件 2568 2019-06-25 23:15 TIME\db\prev_cmp_TIME.qmsg
文件 4447 2019-06-25 21:04 TIME\db\TIME.(0).cnf.cdb
文件 1302 2019-06-25 21:04 TIME\db\TIME.(0).cnf.hdb
文件 4438 2019-06-25 22:33 TIME\db\TIME.(1).cnf.cdb
文件 1327 2019-06-25 22:33 TIME\db\TIME.(1).cnf.hdb
文件 1570 2019-06-25 23:15 TIME\db\TIME.(2).cnf.cdb
文件 949 2019-06-25 23:15 TIME\db\TIME.(2).cnf.hdb
文件 3380 2019-06-25 23:11 TIME\db\TIME.(3).cnf.cdb
文件 1200 2019-06-25 23:11 TIME\db\TIME.(3).cnf.hdb
文件 2505 2019-06-25 23:15 TIME\db\TIME.asm.qmsg
文件 1489 2019-06-25 23:15 TIME\db\TIME.asm.rdb
文件 7660 2019-06-25 23:15 TIME\db\TIME.asm_labs.ddb
文件 86 2019-06-25 23:26 TIME\db\TIME.cbx.xml
文件 877 2019-06-25 23:15 TIME\db\TIME.cmp.bpm
文件 39934 2019-06-25 23:15 TIME\db\TIME.cmp.cdb
文件 15307 2019-06-25 23:19 TIME\db\TIME.cmp.hdb
文件 18696 2019-06-25 23:15 TIME\db\TIME.cmp.idb
文件 217 2019-06-25 23:15 TIME\db\TIME.cmp.kpt
文件 4 2019-06-25 23:15 TIME\db\TIME.cmp.logdb
文件 19170 2019-06-25 23:19 TIME\db\TIME.cmp.rdb
文件 145906 2019-06-25 23:15 TIME\db\TIME.cmp0.ddb
文件 143021 2019-06-25 23:15 TIME\db\TIME.cmp1.ddb
文件 51972 2019-06-25 23:15 TIME\db\TIME.cmp2.ddb
文件 222 2019-06-25 23:15 TIME\db\TIME.cmp_merge.kpt
文件 155 2019-06-27 21:33 TIME\db\TIME.db_info
............此处省略163个文件信息
----------- --------- ---------- ----- ----
目录 0 2019-06-27 21:33 TIME\
文件 2489 2019-06-25 23:11 TIME\day100.bsf
文件 427 2019-06-25 23:11 TIME\day100.v
文件 427 2019-06-25 23:01 TIME\day100.v.bak
目录 0 2019-06-27 21:33 TIME\db\
文件 11132 2019-06-25 23:15 TIME\db\logic_util_heursitic.dat
文件 2568 2019-06-25 23:15 TIME\db\prev_cmp_TIME.qmsg
文件 4447 2019-06-25 21:04 TIME\db\TIME.(0).cnf.cdb
文件 1302 2019-06-25 21:04 TIME\db\TIME.(0).cnf.hdb
文件 4438 2019-06-25 22:33 TIME\db\TIME.(1).cnf.cdb
文件 1327 2019-06-25 22:33 TIME\db\TIME.(1).cnf.hdb
文件 1570 2019-06-25 23:15 TIME\db\TIME.(2).cnf.cdb
文件 949 2019-06-25 23:15 TIME\db\TIME.(2).cnf.hdb
文件 3380 2019-06-25 23:11 TIME\db\TIME.(3).cnf.cdb
文件 1200 2019-06-25 23:11 TIME\db\TIME.(3).cnf.hdb
文件 2505 2019-06-25 23:15 TIME\db\TIME.asm.qmsg
文件 1489 2019-06-25 23:15 TIME\db\TIME.asm.rdb
文件 7660 2019-06-25 23:15 TIME\db\TIME.asm_labs.ddb
文件 86 2019-06-25 23:26 TIME\db\TIME.cbx.xm
文件 877 2019-06-25 23:15 TIME\db\TIME.cmp.bpm
文件 39934 2019-06-25 23:15 TIME\db\TIME.cmp.cdb
文件 15307 2019-06-25 23:19 TIME\db\TIME.cmp.hdb
文件 18696 2019-06-25 23:15 TIME\db\TIME.cmp.idb
文件 217 2019-06-25 23:15 TIME\db\TIME.cmp.kpt
文件 4 2019-06-25 23:15 TIME\db\TIME.cmp.logdb
文件 19170 2019-06-25 23:19 TIME\db\TIME.cmp.rdb
文件 145906 2019-06-25 23:15 TIME\db\TIME.cmp0.ddb
文件 143021 2019-06-25 23:15 TIME\db\TIME.cmp1.ddb
文件 51972 2019-06-25 23:15 TIME\db\TIME.cmp2.ddb
文件 222 2019-06-25 23:15 TIME\db\TIME.cmp_merge.kpt
文件 155 2019-06-27 21:33 TIME\db\TIME.db_info
............此处省略163个文件信息
- 上一篇:图像识别遥感图像配准系统VC源码opencv
- 下一篇:单服务台排队仿真程序
相关资源
- FPGA实现FFT (设计报告+源代码)
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- 18个手把手教你FPGA的入门实验
- 毕业论文OFDM 通信系统基带数据处理部
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- ws2812驱动代码FPGA ALTERA
- Master SPI的Verilog源代码(包括文档 测
- Verilog ADV7123的PAL D控制信号
- 基于FPGA cyclone II 的LCD显示verilog代码
- EDA技术:正弦信号发生器设计
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- 无线通信fpga设计田耘
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- fpga数字电压表设计
- 基于fpga的dds信号发生器的代码
- verilog一维DCT算法程序
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 哈工大计算机设计与实践cpu源码及报
- 高速缓存(Cache)的Verilog代码
- FPGA数字频率计的设计中英对照外文文
评论
共有 条评论