资源简介
设计要求:
(1) 设计一个电子定时器,控制洗衣机做如下运转:定时启动正转25s暂停5s反转25s暂停5s如果定时未到,则回到“正转25s暂停5s……”,定时到则停止。
(2) 若定时到,则停机发出音响信号。
(3) 用两个数码管显示洗涤的预置时间(分钟数),按倒计时方式对洗涤过程作计时显示,直到时间到停机;洗涤过程由“开始”信号开始。
(4) 3只LED灯表示“正转”、“反转”、“暂停”等3个状态。
提示:
(1) 设计20s、10s定时电路。
(2) 电路输出为“正转”、“反转”、“暂停”等3个状态。
(3) 按照设计要求,用定时器的“时间到”信号启动相应的下一个定时器工作,直到整个过程结束。
代码片段和文件信息
相关资源
- FPGA中电子钟的设计与实现
- 《基于FPGA的QPSK调制解调电路设计与实
- 基于FPGA的dds信号发生器代码
- 用FPGA实现CCD的驱动VerilogHDL
- C6678-SRIO与FPGA互联
- 基于FPGA的微波炉控制器设计目录
- DDS的FPGA实现
- 指纹图像归一化FPGA代码
- 基于FPGA的高精度频率计设计
- FPGA实现UART串口通信最全资料
- cy7c68013a FPGA 程序
- 基于FPGA的qpsk调制解调
- FPGA开发资料特权.txt
- 基于FPGA的频率计,DE2开发板,VHDL
- 用fpga实现步进电机的控制
- fpga源码程序(VHDL)
- verilog uart串行接收发送程序
- 基于FPGA 的步进电机正弦波细分驱动器
- 通过FPGA实现I2C总线的控制的Verilog代码
- 全数字锁相环及其数控振荡器的FPGA设
- 伪随机序列verilog程序
- 基于FPGA的2FSK调制解调
- 基于FPGA的fft变换
- FPGA数字钟实验报告.pdf
- RS485_Verilog.rar
- 基于fpga的DDS信号发生器的设计
- Verilog秒脉冲程序可调节脉冲周期
- 基于FPGA的MSK调制解调器设计与应用
- FPGA 按键消抖设计方法 与 程序
- 最新vivado2019版本,win和linux都有,安
评论
共有 条评论